bi-mos邏輯與非門電路 超大規(guī)模集成電路課程設(shè)計(jì)

1、 課程設(shè)計(jì)任務(wù)書學(xué)生姓名： 專業(yè)班級(jí)： 電子1102班 指導(dǎo)教師： 工作單位： 信息工程學(xué)院 題 目: Bi-mos邏輯與非門電路初始條件： 計(jì)算機(jī)、ORCAD軟件，L-EDIT軟件。要求完成的主要任務(wù): （包括課程設(shè)計(jì)工作量及其技術(shù)要求，以及說明書撰寫等具體要求）1、課程設(shè)計(jì)工作量：2周2、技術(shù)要求：（1）學(xué)習(xí)ORCAD軟件，L-EDIT軟件。（2）設(shè)計(jì)一個(gè)Bi-mos邏輯與非門電路電路。（3）利用ORCAD軟件，L-EDIT軟件對(duì)該電路進(jìn)行系統(tǒng)設(shè)計(jì)、電路設(shè)計(jì)和版圖設(shè)計(jì)，并進(jìn)行相應(yīng)的設(shè)計(jì)、模擬和仿真工作。3、查閱至少5篇參考文獻(xiàn)。按要求撰寫設(shè)計(jì)報(bào)告書。全文用A4紙打印，圖紙應(yīng)符合繪圖規(guī)范。時(shí)

2、間安排：2014.12.29布置課程設(shè)計(jì)任務(wù)、選題；講解課程設(shè)計(jì)具體實(shí)施計(jì)劃與課程設(shè)計(jì)報(bào)告格式的要求；課程設(shè)計(jì)答疑事項(xiàng)。2014.12.29-12.31學(xué)習(xí)ORCAD軟件，L-EDIT軟件，查閱相關(guān)資料，復(fù)習(xí)所設(shè)計(jì)內(nèi)容的基本理論知識(shí)。2015.1.1-1.8對(duì)半加器電路進(jìn)行設(shè)計(jì)仿真工作，完成課設(shè)報(bào)告的撰寫。2015.1.9 提交課程設(shè)計(jì)報(bào)告，進(jìn)行答辯。指導(dǎo)教師簽名： 年 月 日系主任（或責(zé)任教師）簽名： 年 月 日目錄目錄2摘要IAbstractII1 與非門的設(shè)計(jì)11.1 與非門介紹11.2 與非門邏輯符號(hào)12 軟件介紹22.1 OrCAD簡(jiǎn)介22.2 L-Edit簡(jiǎn)介23 Bi-mos邏輯

3、與非門電路的設(shè)計(jì)34 Bi-mos電路的版圖設(shè)計(jì)64.1 版圖設(shè)計(jì)的目標(biāo)64.2 Bi-mos電路版圖設(shè)計(jì)64.2.1 PMOS單元的繪制64.2.2 NMOS單元的繪制74.2.3 新增PMOS襯底接觸點(diǎn)單元的繪制84.2.4 新增NMOS襯底接觸點(diǎn)單元94.2.5 沉底接觸點(diǎn)單元和MOS單元的連接94.2.6 三極管的繪制104.2.7 Bi-cmos電路的繪制105 心得與體會(huì)12摘要 Bi-mos邏輯與非門電路由于工藝技術(shù)的進(jìn)步以及功耗低、穩(wěn)定性高、抗干擾性強(qiáng)、噪聲容限大、可等比例縮小、以及可適應(yīng)較寬的環(huán)境溫度和電源電壓等一系列優(yōu)點(diǎn)，成為現(xiàn)在設(shè)計(jì)的主流技術(shù)。在Bi-mos邏輯與非門電路

4、設(shè)計(jì)中，與非電路的設(shè)計(jì)與應(yīng)用是非常重要的。設(shè)計(jì)者可以根據(jù)芯片的不同功能和要求采用各種不同結(jié)構(gòu)的與非電路，從而實(shí)現(xiàn)電路的最優(yōu)化設(shè)計(jì)。本文介紹了用ORCAD軟件，L-EDIT軟件來繪制Bi-mos邏輯與非門電路的方法步驟，以及版圖等相關(guān)容。主要包括Bi-mos邏輯與非門電路的原理、ORCAD軟件，L-EDIT軟件的介紹、用ORCAD軟件，L-EDIT軟件搭建電路和進(jìn)行電路仿真以及繪制版圖的具體步驟等內(nèi)容。關(guān)鍵詞：Bi-mos邏輯與非門電路、ORCAD軟件、L-EDIT軟件、仿真Abstract Bi - nand gate MOS logic circuit due to the progress

5、 of technology and low power consumption, high stability, strong anti-interference, noise tolerance, can be reduced proportion, and can adapt to a wide temperature and supply voltage and a series of advantages, and is now the mainstream technology of the design.In the Bi - nand gate MOS logic circui

6、t design, and the circuit design and application is very important.Designer can according to the different features and requirements of the chip used in a variety of different structure and the circuit, so as to realize the optimization of circuit design. With ORCAD software has been introduced in t

7、his paper, L - EDIT software to map the Bi - nand gate MOS logic circuit method step, and landscape, etc.Mainly includes the Bi - nand gate MOS logic circuit principle, ORCAD software, the introduction of L - EDIT software, with ORCAD software, L - EDIT software to build circuit and circuit simulati

8、on and detailed step of landscape, etc.Keywords: Bi - nand gate MOS logic circuit、ORCAD software, L - EDIT software、Simulation1 與非門的設(shè)計(jì)1.1 與非門介紹與非門是數(shù)字電路的一種基本邏輯電路。與非門是與門和非門的結(jié)合，先進(jìn)行與運(yùn)算，再進(jìn)行非運(yùn)算。若當(dāng)輸入均為高電平1，則輸出為低電平0；若輸入中至少有一個(gè)為低電平0，則輸出為高電平1。與非門可以看作是與門和非門的疊加。簡(jiǎn)單說，與非與非，就是先與后非。與非門真值表如表1所示。 表1 與非門真值表ABY00101

9、1101110邏輯表達(dá)式為。1.2 與非門邏輯符號(hào)圖1即為與非門的邏輯符號(hào)。圖1 與非門的邏輯符號(hào)2 軟件介紹2.1 OrCAD簡(jiǎn)介OrCAD Capture 即為Capture。利用Capture軟件，能夠?qū)崿F(xiàn)繪制電路原理圖以及為制作PCB和可編程的邏輯設(shè)計(jì)提供連續(xù)性的仿真信息。Cadence OrCAD Capture是一款多功能的PCB原理圖輸入工具。OrCAD Capture CIS具有功能強(qiáng)大的元件信息系統(tǒng)，可以在線和集中管理元件數(shù)據(jù)庫，從而大幅提升電路設(shè)計(jì)的效率，提供了完整的、可調(diào)整的原理圖設(shè)計(jì)方法，能夠有效應(yīng)用于PCB的設(shè)計(jì)創(chuàng)建、管理和重用。不管是用于設(shè)計(jì)模擬電路、復(fù)雜的PCB、

10、FPGA和CPLD、PCB改版的原理圖修改，還是用于設(shè)計(jì)層次模塊，OrCAD Capture都能為設(shè)計(jì)師提供快速的設(shè)計(jì)輸入工具。此外，OrCAD Capture原理圖輸入技術(shù)讓設(shè)計(jì)師可以隨時(shí)輸入、修改和檢驗(yàn)PCB設(shè)計(jì)。2.2 L-Edit簡(jiǎn)介 Tanner Tools Pro是一套集成電路設(shè)計(jì)軟件，包含S-Edit, T-Spice, W-Edit, L-Edit 與LVS。Tanner Pro 的設(shè)計(jì)流程很簡(jiǎn)單。將要設(shè)計(jì)的電路先以S-Edit編輯出電路圖，再將該電路圖輸出成SPICE文件。接著利用T-Spice將電路圖模擬并輸出成SPICE文件，如果模擬結(jié)果有錯(cuò)誤，則回到S-Edit檢查電路

11、圖，如果T-Spice模擬結(jié)果無誤，則以L-Edit進(jìn)行布局圖設(shè)計(jì)。用L-Edit進(jìn)行布局圖設(shè)計(jì)后要以DRC功能做設(shè)計(jì)規(guī)則檢查，若違反設(shè)計(jì)規(guī)則，再將布局圖進(jìn)行修改直到設(shè)計(jì)規(guī)則檢查無誤為止。將驗(yàn)證過的布局圖轉(zhuǎn)化成SPICE文件，再利用T-Spice模擬，若有錯(cuò)誤，再回到L-Edit修改布局圖。最后利用LVS將電路圖輸出的SPICE文件與布局圖轉(zhuǎn)化的SPICE文件進(jìn)行對(duì)比，若對(duì)比結(jié)果不相等，則回去修正L-Edit或S-Edit的圖。直到驗(yàn)證無誤后，將L-Edit設(shè)計(jì)好的布局圖輸出成GDSII文件類型，再交由工廠去制作整個(gè)電路所需的掩膜板。3 Bi-mos邏輯與非門電路的設(shè)計(jì) Bi-mos電路即為在

12、MOS電路的基礎(chǔ)上加以改進(jìn)，增加輸出推動(dòng)級(jí)，構(gòu)成雙極型三極管與MOS管混合電路結(jié)構(gòu)的或非門電路，簡(jiǎn)稱Bi-MOS電路。其結(jié)構(gòu)特點(diǎn)是電路的邏輯功能部分采用COMS電路結(jié)構(gòu)，可以保留COMS門電路低功耗的工作特點(diǎn)，而邏輯門電路的輸出級(jí)則采用雙極型三極管組成互補(bǔ)輸出電路，降低電路的輸出電阻，從而提高電路的工作速度，尤其負(fù)載是電容負(fù)載的情況。圖2即為在orcad上繪制的Bi-mos電路圖。 圖2 Bi-mos電路圖此電路圖由2個(gè)PMOS管和5個(gè)NMOS構(gòu)成，兩個(gè)時(shí)鐘輸入以及一個(gè)輸出。在菜單欄中選擇PSpice中的run進(jìn)行電路仿真。如圖3所示。圖3 電路仿真運(yùn)行出現(xiàn)界面如圖4所示。圖4 電路仿真點(diǎn)擊菜

13、單欄Trace中的Add Trace出現(xiàn)如圖5所示界面。選擇V(OUT)作為輸出，選擇V(T1g)和V(T2g)作為兩個(gè)輸入。點(diǎn)擊ok即可進(jìn)行仿真。圖5 輸入輸出設(shè)置仿真結(jié)果如圖6所示，其中有兩個(gè)上面的輸入，一個(gè)下面的為輸出。圖6 仿真圖 由仿真圖可以看出，符合與非門的邏輯表達(dá)式。4 Bi-mos電路的版圖設(shè)計(jì)4.1 版圖設(shè)計(jì)的目標(biāo)版圖是集成電路從設(shè)計(jì)走向制造的橋梁，它包含了集成電路尺寸、各層拓?fù)涠x等器件相關(guān)的物理信息數(shù)據(jù)。版圖設(shè)計(jì)是創(chuàng)建工程制圖的精確的物理描述過程，即定義各工藝層圖形的形狀、尺寸以及不同工藝層的相對(duì)位置的過程。其設(shè)計(jì)目標(biāo)有以下三方面： 滿足電路功能、性能指標(biāo)、質(zhì)量要求； 盡

14、可能節(jié)省面積，以提高集成度，降低成本； 盡可能縮短連線，以減少復(fù)雜度，縮短延時(shí)，改善可能性。4.2 Bi-mos電路版圖設(shè)計(jì) 在Bi-mos電路中，有兩個(gè)PMOS管和五個(gè)NMOS管以及兩個(gè)三極管。所以在繪制的版圖中，具有三個(gè)子文件和一個(gè)總文件。 4.2.1 PMOS單元的繪制 繪制PMOS時(shí)，要進(jìn)行圖層的設(shè)置：在Layers面板的下拉列表中選取圖層。PMOS版圖需要用到N Well、Active、N Select、P select、Ploy、Matal1、Matal2、Active Contact、Via等圖層。在Layers面板的下拉列表中選取N Well選項(xiàng)，再從Drawing工具欄中選擇

15、按鈕，在Cell0編輯窗口畫出橫向24格縱向15格的方形即為N Well。在Cell0編輯窗口的N Well中畫出橫向14格縱向5格的方形Active區(qū)，依次畫出橫向18格，縱向9格的P Select區(qū)，長(zhǎng)為2個(gè)柵格、寬為7個(gè)柵格的矩形POLY區(qū)。橫向2格、縱向2格的方形Active Contact區(qū)，橫向4格、縱向4格的方形Metal1。如圖7所示。圖7 PMOS版圖此時(shí)可以點(diǎn)擊菜單欄的Tools中的Cross-Section進(jìn)行截面的觀察，如圖8所示。圖8 截面的觀察4.2.2 NMOS單元的繪制繪制NMOS單元和PMOS單元是一個(gè)道理，根據(jù)繪制PMOS單元的過程，依次繪制Active圖層

16、、N Select圖層、Ploy圖層、Active Contact圖層與Metal1圖層，完成后的NMOS單元如圖9所示。其中，Active寬度為14個(gè)柵格，高為5個(gè)柵格；Ploy寬為2個(gè)柵格，高為9個(gè)柵格；N Select寬為18個(gè)柵格，高為9個(gè)柵格；兩個(gè)Active Contact的寬和高皆為2個(gè)柵格；兩個(gè)Metal1的寬和高皆為4個(gè)柵格。圖9 NMOS版圖4.2.3 新增PMOS襯底接觸點(diǎn)單元的繪制 由于pmos的襯底要接電源，所以需在N Well上建立一個(gè)歐姆接觸點(diǎn)，其方法為在N Well上制作一個(gè)N型擴(kuò)散區(qū)，再利用Active Contact將金屬線接至此N型擴(kuò)散區(qū)。而N型擴(kuò)散區(qū)必須

17、在N Well圖層繪制出Active圖層和N Select圖層，再加上Active Contact圖層與Metal1圖層，使金屬線與擴(kuò)散區(qū)接觸。執(zhí)行Cell/New命令，打開Create New Cell對(duì)話框，在New cell name欄內(nèi)輸入“Basecontactp”，然后單擊OK按鈕，繪制PMOS襯底接觸點(diǎn)單元，其中N Well寬為15柵格、高為15柵格，Active寬為5個(gè)柵格、高為5柵格，N Select寬為9個(gè)柵格、高為9個(gè)柵格，Active Contact寬為2個(gè)柵格、高為2個(gè)柵格，Metal1寬為4個(gè)柵格，高為4個(gè)柵格。 繪制如圖10所示。圖10 新增PMOS襯底接觸點(diǎn)單元

18、的繪制4.2.4 新增NMOS襯底接觸點(diǎn)單元 執(zhí)行Cell/New命令，打開Create New Cell對(duì)話框，在New cell name欄內(nèi)輸入“Basecontactn”，然后單擊OK按鈕，繪制NMOS襯底接觸點(diǎn)單元，Active寬為5個(gè)柵格、高為5柵格，P Select寬為9個(gè)柵格、高為9個(gè)柵格，Active Contact寬為2個(gè)柵格、高為2個(gè)柵格，Metal1寬為4個(gè)柵格，高為4個(gè)柵格。繪制如圖11所示。圖11 新增NMOS襯底接觸點(diǎn)單元4.2.5 沉底接觸點(diǎn)單元和MOS單元的連接引用Basecontactp和Basecontactn單元：執(zhí)行Cell/Instance命令，打開Select Cell to Instance對(duì)話框，分別選擇Basecontactp和Basecontactn單元，將其復(fù)制到Ex2中，如圖1