半導(dǎo)體集成電路6章下章節(jié)講課

1、半導(dǎo)體集成電路南京理工大學(xué)電光學(xué)院1章節(jié)課件第六章 cmos基本邏輯電路vcmos邏輯門電路vcmos傳輸門電路cmos傳輸門cmos傳輸門邏輯電路vcmos雙穩(wěn)態(tài)觸發(fā)器rs觸發(fā)器d觸發(fā)器vcmos多米諾邏輯vcmos施密特觸發(fā)器2章節(jié)課件cmos靜態(tài)邏輯門的優(yōu)缺點(diǎn)vcmos靜態(tài)邏輯門的特點(diǎn)是輸入信號加在柵極上，輸出信號由漏極輸出。v優(yōu)點(diǎn)：邏輯簡單明了，功耗低。v缺點(diǎn)：隨著邏輯的復(fù)雜性增加，晶體管數(shù)目成倍增加，不利于集成，而且會(huì)導(dǎo)致較大的電路延遲。v所以需要傳輸門邏輯。3章節(jié)課件cmos傳輸門v輸入信號可以從柵、源、漏極輸入。v單純的pmos或nmos傳輸門存在閾值電壓損失，瞬態(tài)特性也不理想。

2、v將兩者并聯(lián)得到cmos傳輸門，可以彌補(bǔ)以上缺點(diǎn)。4章節(jié)課件邏輯門的設(shè)計(jì)nmos傳輸門傳輸門基本的傳輸門基本的傳輸門 為了恢復(fù)全振幅，輸出端用反向器驅(qū)動(dòng)。為了恢復(fù)全振幅，輸出端用反向器驅(qū)動(dòng)。電荷保電荷保持電路持電路（c：高電平）：高電平）5章節(jié)課件6章節(jié)課件邏輯門的設(shè)計(jì)7章節(jié)課件邏輯門的設(shè)計(jì)pmos傳輸門傳輸門基本的傳輸門基本的傳輸門通常在傳輸固定的高電平時(shí)用通常在傳輸固定的高電平時(shí)用（c：低電平）：低電平）8章節(jié)課件邏輯門的設(shè)計(jì)信號傳輸延遲時(shí)間信號傳輸延遲時(shí)間9章節(jié)課件邏輯門的設(shè)計(jì)cmos傳輸門傳輸門及符號及符號 高電平、低電平都可以正確傳輸高電平、低電平都可以正確傳輸?shù)恰㈦娐芬?guī)模增大但是

3、、電路規(guī)模增大基本的傳輸門基本的傳輸門傳輸高電平時(shí)傳輸高電平時(shí)pmos工作，傳輸?shù)碗娖綍r(shí)工作，傳輸?shù)碗娖綍r(shí)nmos工作工作10章節(jié)課件cmos傳輸門的三種工作狀態(tài)vn管導(dǎo)通區(qū)：當(dāng)vgn-vinvtn,|vgp-vin|vtn,|vgp-vin|vtp|時(shí)，雙管導(dǎo)通，cl繼續(xù)被充電，使vout=vin。vp管導(dǎo)通區(qū)： vgn-vin|vtp|時(shí)，n管截止，而p管仍然導(dǎo)通，vin經(jīng)過p管繼續(xù)向cl充電，使vout=vin。11章節(jié)課件邏輯門的設(shè)計(jì)傳輸門邏傳輸門邏輯輯傳輸門邏輯電路傳輸門邏輯電路 輸入信號可以從柵極、源極、漏極輸入輸入信號可以從柵極、源極、漏極輸入 使用傳輸門構(gòu)成傳輸門邏輯使用傳輸門

4、構(gòu)成傳輸門邏輯12章節(jié)課件或門13章節(jié)課件通道選擇電路14章節(jié)課件與非門和或非門15章節(jié)課件異或門和異或非門16章節(jié)課件vcmos邏輯門電路vcmos傳輸門電路cmos傳輸門傳輸門cmos傳輸門邏輯電路傳輸門邏輯電路vcmos雙穩(wěn)態(tài)觸發(fā)器rs觸發(fā)器觸發(fā)器d觸發(fā)器觸發(fā)器vcmos多米諾邏輯vcmos施密特觸發(fā)器17章節(jié)課件 原來的狀態(tài)原來的狀態(tài) 下面介紹下面介紹，18章節(jié)課件“0”和和“1”態(tài)態(tài)； 2. ；“0”或或“1”19章節(jié)課件20章節(jié)課件&g1& g2兩互補(bǔ)輸出端兩互補(bǔ)輸出端兩輸入端兩輸入端反饋線反饋線21章節(jié)課件 觸發(fā)器輸出與輸入的邏輯關(guān)系觸發(fā)器輸出與輸入的邏輯關(guān)系10

5、1設(shè)觸發(fā)器原態(tài)設(shè)觸發(fā)器原態(tài)為為“1”態(tài)。態(tài)。翻轉(zhuǎn)為翻轉(zhuǎn)為“0”態(tài)態(tài)(1) sd=1，rd = 0&g1& g222章節(jié)課件設(shè)原態(tài)為設(shè)原態(tài)為“0”態(tài)態(tài)10觸發(fā)器保持觸發(fā)器保持“0”態(tài)不變態(tài)不變復(fù)位復(fù)位 結(jié)論結(jié)論: 不論不論 觸發(fā)器原來觸發(fā)器原來 為何種狀態(tài)，為何種狀態(tài)， 當(dāng)當(dāng) sd=1， rd=0時(shí)時(shí)， 將使將使觸發(fā)器觸發(fā)器 置置“0”或稱或稱 為為復(fù)位復(fù)位。&g1& g223章節(jié)課件設(shè)原態(tài)為設(shè)原態(tài)為“0”態(tài)態(tài)0翻轉(zhuǎn)為翻轉(zhuǎn)為“1”態(tài)態(tài)(2) sd=0，rd = 1&g1& g224章節(jié)課件設(shè)原態(tài)為設(shè)原態(tài)為“1”態(tài)態(tài)01觸發(fā)器保持觸發(fā)器保持“1”態(tài)不

6、變態(tài)不變置位置位 結(jié)論結(jié)論: 不論不論 觸發(fā)器原來觸發(fā)器原來 為何種狀態(tài)，為何種狀態(tài)， 當(dāng)當(dāng) sd=0， rd=1時(shí)時(shí)， 將使將使觸發(fā)器觸發(fā)器 置置“1”或稱或稱 為為置位置位。&g1& g225章節(jié)課件設(shè)原態(tài)為設(shè)原態(tài)為“0”態(tài)態(tài)1保持為保持為“0”態(tài)態(tài)(3) sd=1，rd = 1&g1& g226章節(jié)課件設(shè)原態(tài)為設(shè)原態(tài)為“1”態(tài)態(tài)11觸發(fā)器保持觸發(fā)器保持“1”態(tài)不變態(tài)不變 當(dāng)當(dāng) sd=1， rd=1時(shí)時(shí)， 觸發(fā)器保持觸發(fā)器保持 原來的狀態(tài)，原來的狀態(tài)， 即即觸發(fā)器具觸發(fā)器具 有保持、記有保持、記 憶功能憶功能。&g1& g227章節(jié)課件&am

7、p;g1& g2110011111110若若g1先翻轉(zhuǎn)，則觸發(fā)器為先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài)態(tài)“1”態(tài)態(tài)(4) sd=0，rd = 0 當(dāng)信號當(dāng)信號sd= rd = 0同時(shí)變?yōu)橥瑫r(shí)變?yōu)?時(shí)，由時(shí)，由于與非門的翻轉(zhuǎn)于與非門的翻轉(zhuǎn)時(shí)間不可能完全時(shí)間不可能完全相同，觸發(fā)器狀相同，觸發(fā)器狀態(tài)可能是態(tài)可能是“1”態(tài)，態(tài)，也可能是也可能是“0”態(tài)，態(tài)，不能根據(jù)輸入信不能根據(jù)輸入信號確定。號確定。1028章節(jié)課件邏輯符號邏輯符號qqsdrdsdrdq1 0 0 置置00 1 1 置置11 1 不變不變 保持保持0 0 同時(shí)變同時(shí)變 1后不確定后不確定功能功能29章節(jié)課件或非門組成的cmos rs觸發(fā)

8、器30章節(jié)課件邏輯電路、符號與功能表31章節(jié)課件vcmos邏輯門電路vcmos傳輸門電路cmos傳輸門傳輸門cmos傳輸門邏輯電路傳輸門邏輯電路vcmos雙穩(wěn)態(tài)觸發(fā)器rs觸發(fā)器觸發(fā)器d觸發(fā)器觸發(fā)器vcmos多米諾邏輯vcmos施密特觸發(fā)器32章節(jié)課件d觸發(fā)器的功能v也稱延遲（delay）觸發(fā)器，用于將信號一直延遲到出現(xiàn)時(shí)鐘信號，這時(shí)，輸入信號才傳輸至端。33章節(jié)課件邏輯圖與功能表34章節(jié)課件d型主從觸發(fā)器35章節(jié)課件v主要用于分頻器、計(jì)數(shù)器和寄存器。v基于主從cmos d觸發(fā)器的4分頻器電路。vdef為d觸發(fā)器單元，clr為清零信號，set為置位信號。36章節(jié)課件vcmos邏輯門電路vcmos

9、傳輸門電路cmos傳輸門傳輸門cmos傳輸門邏輯電路傳輸門邏輯電路vcmos雙穩(wěn)態(tài)觸發(fā)器rs觸發(fā)器觸發(fā)器d觸發(fā)器觸發(fā)器vcmos多米諾邏輯vcmos施密特觸發(fā)器37章節(jié)課件基本動(dòng)態(tài)cmos門v由一個(gè)n型邏輯塊組成，該邏輯塊的輸出節(jié)點(diǎn)由一個(gè)pmos管預(yù)充電到vdd，然后再由一個(gè)與vss相聯(lián)的nmos管有條件的放電。38章節(jié)課件v優(yōu)點(diǎn)：需要元件少，電源與地之間不存在直流通路；v與器件尺寸無關(guān)，設(shè)計(jì)時(shí)可采用最小尺寸，面積小。v每個(gè)輸入端只與一個(gè)nmos管柵極相連，輸入電容減小至少一半。v缺點(diǎn)：所有輸入只能在預(yù)充電階段變化，在求值階段必須保持穩(wěn)定。v電荷的再分布效應(yīng)會(huì)損害輸出節(jié)點(diǎn)的電壓值。39章節(jié)課件

10、加入靜態(tài)反相器的動(dòng)態(tài)邏輯極連(多米諾邏輯)v預(yù)充電階段，所有mos管截止。v求值時(shí)，級聯(lián)的一組邏輯塊，每一級求值并引起下一級求值，就像一行多米諾骨牌。40章節(jié)課件進(jìn)一步改進(jìn)的多米諾cmos邏輯v省去緩沖器，級聯(lián)的各邏輯塊交替由p型管和n型管構(gòu)成。41章節(jié)課件vcmos邏輯門電路vcmos傳輸門電路cmos傳輸門傳輸門cmos傳輸門邏輯電路傳輸門邏輯電路vcmos雙穩(wěn)態(tài)觸發(fā)器rs觸發(fā)器觸發(fā)器d觸發(fā)器觸發(fā)器vcmos多米諾邏輯vcmos施密特觸發(fā)器42章節(jié)課件cmos施密特觸發(fā)器電路v正閾值電壓、負(fù)閾值電壓、窗口電壓。43章節(jié)課件整形過程v假設(shè)p管和n管閾值電壓為-1.0與1.0v，電源電壓5v。vin=0v,m1,m2導(dǎo)通，vx=vy=5v.vin=1v，m5導(dǎo)通，m4截止，vx=5vvin=2v,m4截止，m6深飽和，vz=3vvi