工藝的嵌入式閃存的耐久性特性研究_V2.0 字?jǐn)?shù)

1、摘要0.13um-shrink工藝的嵌入式閃存的耐久性特性研究摘 要 耐久性特性是存儲(chǔ)類芯片最為重要的可靠性課題之一。0.13um-shrink閃存器件因?yàn)槠涮厥獾慕Y(jié)構(gòu)和工作模式，導(dǎo)致了特有的器件特性，同時(shí)還引入了其他的可靠性問題。 本文綜合了直流電壓應(yīng)力和 UV 方式，研究了三柵分柵閃存器件耐久性退化機(jī)理，實(shí)驗(yàn)驗(yàn)證了多晶到多晶的 F-N電子隧穿擦除操作引起的隧穿氧化物束縛電子是導(dǎo)致三柵分柵閃存器件退化的重要原因。基于器件耐久性退化機(jī)理，講述了三柵分柵 閃存特殊的結(jié)構(gòu)和操作方式。 在耐久性優(yōu)化方面，本論文重點(diǎn)從器件操作條件對(duì)三柵分柵閃存器件的耐久性進(jìn)行了研究。在優(yōu)化器件操作條件方面，提出了過擦

2、除方法和動(dòng)態(tài)調(diào)節(jié)擦除電壓的方法，應(yīng)用于單個(gè)存儲(chǔ)單元的測(cè)試中，相較于原始的擦除操作條件，能夠很好的改善器件的耐久特性。關(guān)鍵詞：閃存，耐久性，陷阱束縛電荷，耐久性優(yōu)化,尺寸縮小AbstractInvestigation of 0.13um-shrink Flash Characteristics and Endurance ReliabilityAbstractEndurance is one of the most important reliability topics in flash memory. Due to the special physical structure and ope

3、ration method in 0.13um-shrink flash memory, it has a unique device characteristic and a new reliability problem.In this thesis, by using of DC (Direct Current) stress and UV (ultraviolet), the mechanism of endurance degradation in triple split-gate flash memory is investigated. Poly-to-poly F-N (Fo

4、wler-Nordheim) erase tunneling induced electron trapping is confirmed to dominate the degradation of triple split-gate flash device during cycling. As for endurance optimization, the studies are carried out on the operation conditions. Two methodsOver-erase and Dynamic Adjusting Erase Voltageare put

5、 forward and proved effectively for the enhancement of endurance characteristics in single-cell samples.Keywords: Flash, Endurance, Electron Trapping, shrink目錄目 錄摘要.IAbstract II第一章 緒論11.1非易失性半導(dǎo)體存儲(chǔ)器技術(shù)的發(fā)展歷史.11.1.1 從 ROM 發(fā)展到 EPROM 11.1.2 從 EPROM 發(fā)展到 EEPROM 21.1.3 從 EEPROM 發(fā)展到 Flash Memory31.2 0.13um-sh

6、rink 閃存芯片簡(jiǎn)介 111.2.1芯片結(jié)構(gòu)介紹 .111.2.2芯片原理介紹 .131.2.3芯片制造流程 .171.2.4芯片測(cè)試流程 .18 1.3 研究0.13um-shrink閃存的耐久性以及市場(chǎng)空間有何必要1.4本論文的工作 .20第二章閃存芯片的耐久性研究現(xiàn)狀和耐久特性退化原理研究222.1研究現(xiàn)狀分析 .222.1.1 源端通道熱電子注入（SSI）導(dǎo)致的耐久特性退化 .222.1.2 Poly 到 Poly 的 F-N 隧穿導(dǎo)致的耐久特性退化 .232.2耐久特性退化原理 .252.3本章小結(jié) .48第三章 0.13um-shrink閃存器件耐久特性和工作條件的關(guān)系研究493

7、.1器件耐久特性和工作條件的關(guān)系研究 493.2器件耐久特性和環(huán)境溫度的關(guān)系研究523.2.1實(shí)驗(yàn)準(zhǔn)備和過程 .523.2.2實(shí)驗(yàn)結(jié)果和解析 .533.3本章小結(jié) .56第四章0.13um-shrink閃存芯片耐久特性優(yōu)化的研究 .574.1存儲(chǔ)單元過擦除法 .574.2存儲(chǔ)單元?jiǎng)討B(tài)擦除法 .594.2.1基本理論 .604.2.2實(shí)驗(yàn)結(jié)果和解析 .614.3本章小結(jié) .70第五章 總結(jié) 80參考文獻(xiàn) 81附 錄 .89致謝 .900.13um-shrink工藝的嵌入式閃存的耐久性特性研究第一章 緒論1.1 引言在現(xiàn)代化的信息技術(shù)中，半導(dǎo)體存儲(chǔ)器是非常重要的電子元件，和其他的Si工藝技術(shù)一樣，

8、儲(chǔ)存技術(shù)在容量和特性方面也跟隨著摩爾定律成長的腳步。當(dāng)不外加電源的時(shí)候，這類儲(chǔ)存器件也能在相當(dāng)長的時(shí)間里保持著之前寫進(jìn)去的信息。非易揮發(fā)性閃存器件（Nonvolatile Memories，NVM）是固態(tài)存儲(chǔ)類器件中一個(gè)占主導(dǎo)地位的分支。由于量產(chǎn)規(guī)模和較大的市場(chǎng)份額，非易揮發(fā)性閃存器件一直都受到大眾的關(guān)注。本文所研討的0.13um-shrink是就是一種半導(dǎo)體存儲(chǔ)器件，它是非易揮發(fā)性的半導(dǎo)體，這一小節(jié)，我們回顧了關(guān)于這一類半導(dǎo)體技術(shù)的發(fā)展歷程，而且還分析了不同種類的半導(dǎo)體的技術(shù)。從而得出，非易揮發(fā)半導(dǎo)體必然向著閃存技術(shù)方向發(fā)展，因?yàn)檫@種技術(shù)的市場(chǎng)前景良好。1.1.1 從 ROM 發(fā)展到 EPR

9、OM 上世紀(jì)六零年代中期，一直占據(jù)主流市場(chǎng)的磁芯存儲(chǔ)器，也就是magnetic corememory開始被金屬氧化物半導(dǎo)體代替，并逐漸被市場(chǎng)認(rèn)可。這種半導(dǎo)體存儲(chǔ)器被稱為MOS，然而這種儲(chǔ)存器存在一個(gè)致命的缺點(diǎn)，一旦斷電，所存儲(chǔ)的數(shù)據(jù)在很短的時(shí)間內(nèi)就會(huì)丟失，基于這種情況，ROM，也就是非易失性半導(dǎo)體還是存儲(chǔ)器市場(chǎng)的主流。 直到1967年，半導(dǎo)體存儲(chǔ)市場(chǎng)開始推出浮柵（即FG）的理念，并在這種理念下開始推出了金氮氧半導(dǎo)體，也就是占據(jù)了市場(chǎng)半個(gè)多世紀(jì)的MNOS，這種存儲(chǔ)器解決了MOS容易丟失數(shù)據(jù)的問題，并且在性能上比1971年的ROM還要先進(jìn)，在PAM，也就是1K的隨機(jī)存儲(chǔ)器問世沒多長時(shí)間，在浮柵概念

10、的推動(dòng)下，EPROM即紫外光擦除可編程只讀存儲(chǔ)器開始風(fēng)靡世界。 這種存儲(chǔ)器屬于半導(dǎo)體存儲(chǔ)器的一種，而且可以實(shí)現(xiàn)電學(xué)化變成，還可以將寫入的數(shù)據(jù)擦除，并且不會(huì)因?yàn)閿嚯姸鴣G失數(shù)據(jù)，這是浮柵理念的一次質(zhì)的飛躍。這種存儲(chǔ)器在編程的時(shí)候采用的是CHI，也就是溝道熱電子注入的方式、這種編程方式需要高電壓以及大流量的電流作為環(huán)境需求，因此，一般采用12伏的電源作為外部供電模式，每寫入一個(gè)字節(jié)的程序，需要1ms左右的時(shí)間，這種存儲(chǔ)器只可以向浮柵提供電子，只有用紫外光照射才能擦除，實(shí)現(xiàn)存儲(chǔ)是通過浮柵內(nèi)的電子逸出勢(shì)壘而實(shí)現(xiàn)。擦除存儲(chǔ)器數(shù)據(jù)的時(shí)候，需要用紫外光照射20分鐘以上，而且必須是斷電操作，EPROM在進(jìn)行擦除

11、的時(shí)候不按照字節(jié)擦除，所以可以用單個(gè)的浮柵MOS來構(gòu)成EPROM的存儲(chǔ)單元，正因如此，高度集成的EPROM才能實(shí)現(xiàn)DRAM，也就是動(dòng)態(tài)隨機(jī)存儲(chǔ)器的功能。 因?yàn)镋PROM需要進(jìn)行紫外光照射才能實(shí)現(xiàn)擦除功能，所以，在生產(chǎn)這類存儲(chǔ)器組件的時(shí)候，必須要有一個(gè)石英窗口，這就導(dǎo)致這種半導(dǎo)體存儲(chǔ)器的成本直線上升。而且，EPROM的編程與擦除必須通過電路板進(jìn)行，這也造成了封裝難度提高?；谝陨锨闆r，人們逐漸開發(fā)出一種可編程的一次性存儲(chǔ)器，也就是OTP，（One-Time-Programmable），這種存儲(chǔ)器的結(jié)構(gòu)類似于EPROM，但是只能編程一次，之后就不能進(jìn)行再編程和擦除了，因此，這種器件不需要封裝石英窗

12、口，成本自然大幅度降低。1.1.2 EPROM到 EEPROM的升級(jí) 在EPROM出現(xiàn)后十多年，也就是1983年，EPROM出現(xiàn)了第一次大的升級(jí)，16K的可編程擦除存儲(chǔ)器問世了，而且這種存儲(chǔ)器的擦除不再是紫外光，而是電擦除式的，這就是EEPROM，因?yàn)樗彩腔诟鸥拍铋_發(fā)的，所以跟EPROM非常類似，與器件溝道區(qū)域絕緣的是 n 型摻雜的多晶硅平板。由于高質(zhì)量的氧化物將這一平板完全與其它電極隔離，因而形成了浮柵。通常，與浮柵耦合的是一個(gè)或多個(gè)電極，而器件溝道的導(dǎo)通與否是由浮柵中所儲(chǔ)存電子的數(shù)量決定的。其與 EPROM 最主要的不同在于EEPROM都是通過電信號(hào)進(jìn)行編程和擦除的，不要講存儲(chǔ)器從電

13、路板取出，而且，操作的時(shí)候可以按照字節(jié)順序進(jìn)行，改變了EPROM改動(dòng)需要整體擦除或者編程的弊端。 和編程。雖然EEPROM的功能相對(duì)完整，但是其結(jié)構(gòu)也更為復(fù)雜，EPROM是單個(gè)MOS元件構(gòu)成，而EEPROM則是需要存儲(chǔ)晶體管和選擇晶體管共同組成（如下圖），所以，這種存儲(chǔ)器被稱為雙晶體管存儲(chǔ)器。雖然功能更加完備，但是每存儲(chǔ)一個(gè)字節(jié)，就搞占用更多的芯片面積，造成了EEPROM在集成方便總是要筆EPROM慢一兩代。 在EEPROM存儲(chǔ)器上，不僅應(yīng)用了浮柵技術(shù)，而且還應(yīng)用了電荷束縛技術(shù)，電擦除可以擦除掉MNOS單元的數(shù)據(jù)信息，另外，通過F-N電子隧穿來實(shí)現(xiàn)對(duì)浮柵單元的擦除，這種隧穿技術(shù)全稱為（Fowl

14、er-Nordheim electron tunneling），此外還可以采用溝道熱電子注入，也就是CHEI來進(jìn)行數(shù)據(jù)擦除或者是完成編程工作。 EEPROM問世以后，人們?cè)絹碓阶非罂梢圆恍枰獠磕茉淳涂梢詫?shí)現(xiàn)數(shù)據(jù)存儲(chǔ)，而且不容易丟失數(shù)據(jù)的存儲(chǔ)器，而且還追求這種存儲(chǔ)器可以實(shí)現(xiàn)高集成，低成本，功耗低，以及快速編程以及數(shù)據(jù)讀取的功能，而EEPROM的發(fā)展也越來越能滿足人們的需求，當(dāng)前的EEPROM存儲(chǔ)器以及可以實(shí)現(xiàn)了內(nèi)部編程時(shí)序、地址鎖定以及數(shù)據(jù)鎖定、頁式存儲(chǔ)等功能，而且，這種存儲(chǔ)器還實(shí)現(xiàn)了與TTL邏輯完全兼容的效果，并且還可以與芯片內(nèi)脈沖整形以及數(shù)據(jù)輪詢等多種功能，行業(yè)內(nèi)將這種功能全面的EEPRO

15、M存儲(chǔ)器稱之為Full-Feature EEPROM，簡(jiǎn)稱FF-EEPROM。這類存儲(chǔ)器的系統(tǒng)適應(yīng)性非常強(qiáng)，因?yàn)槠鋬?nèi)部有系統(tǒng)編程功能，導(dǎo)致其可以適應(yīng)多種系統(tǒng)軟件，因此，當(dāng)前的人工智能領(lǐng)域，以及一些邏輯器件等領(lǐng)域都廣泛應(yīng)用到了EEPROM存儲(chǔ)器。圖 1-1 EEPROM 存儲(chǔ)單元的基本結(jié)構(gòu) 很多人認(rèn)為，EEPROM的系統(tǒng)兼容性以及功能如此強(qiáng)大，一定會(huì)快速占領(lǐng)市場(chǎng)并創(chuàng)出高額利潤，而且游戲王成為微機(jī)處理器中的主流存儲(chǔ)器。但是，EEPROM的市場(chǎng)發(fā)展并沒有想象中的那么好，直到1992年，這種存儲(chǔ)器的市場(chǎng)份額才開始增加，而且增勢(shì)非常緩慢，EEPROM的市場(chǎng)份額超出EPROM是在1995年。主要是由于以下

16、幾點(diǎn)原因，造成了EEPROM的市場(chǎng)發(fā)展緩慢：（1）對(duì)于存儲(chǔ)每個(gè)字節(jié)，EEPROM的成本要比EPROM的成本高得多；（2）硬件的發(fā)展離不開軟件的支持，因?yàn)檐浖陌l(fā)展速度跟不上，也造成了EEPROM一直沒有被廣泛應(yīng)用起來。（3）人們還不是特別了解EEPROM的可靠性，所以應(yīng)用中也一直束手束腳。1.1.3 EEPROM 到 Flash Memory的發(fā)展歷程1、閃存技術(shù)的存儲(chǔ)器有什么技術(shù)優(yōu)勢(shì)如果要解決EEPROM存儲(chǔ)器的成本過高，首先一個(gè)方式就是通過閃存即flashMemory來實(shí)現(xiàn)，這種存儲(chǔ)器全稱為flash EEPROM，中文名稱為閃存電擦除式存儲(chǔ)器。與之前介紹的FF-EEPROM相比，這種存儲(chǔ)

17、器最大的有有點(diǎn)就是不需要逐字節(jié)擦除。而是按照存儲(chǔ)陣列或者模塊進(jìn)行局部擦除。這種存儲(chǔ)器的電路要求相對(duì)簡(jiǎn)單，因此單字節(jié)的存儲(chǔ)成本自然得到大幅度下降。第一章 緒論 上世紀(jì)八十年代后期，Masupka 等采用單晶體管EEPROM器件以及全新的電路編程和擦除程序完成了第一塊閃存存儲(chǔ)器的制作，這種256K閃存存儲(chǔ)器采用了告訴靈敏度放大器。僅僅在1995年，這種存儲(chǔ)器就實(shí)現(xiàn)了比DRAM更低的成本生產(chǎn)，從而快速打開了非易失性存儲(chǔ)器的市場(chǎng)空間。這種閃存存儲(chǔ)器是EEPROM技術(shù)發(fā)展到成熟階段的一個(gè)標(biāo)志，更精細(xì)，占用位置更小的集成電路開始占據(jù)電子市場(chǎng)，進(jìn)而帶來對(duì)電擦除式存儲(chǔ)器以及大容量存儲(chǔ)器的需要不斷增加。而這種閃

18、存存儲(chǔ)器就實(shí)現(xiàn)了傳統(tǒng)EPROM以及EEPROM兩種存儲(chǔ)器的優(yōu)點(diǎn)，由于只需要一個(gè)晶體管，這種存儲(chǔ)器的占地更小，單位字節(jié)的存儲(chǔ)使用面積更小，電子器件的集成化程度更高，另外，這種閃存存儲(chǔ)器一樣可以實(shí)現(xiàn)電擦除以及編程，在系統(tǒng)完整性要求更高的條件下，這種存儲(chǔ)器更具優(yōu)勢(shì)。通常，當(dāng)對(duì)一部分存儲(chǔ)陣列進(jìn)行寫操作時(shí)而對(duì)其他部分產(chǎn)生的數(shù)據(jù)干擾是閃存 技術(shù)最關(guān)注的一個(gè)問題。由于存儲(chǔ)單元像編程和擦除時(shí)，由于追求減 小存儲(chǔ)單元的面積達(dá)到降低成本的目的，在設(shè)計(jì)時(shí)省略了一些選擇柵，而這些共用 選擇柵的單元當(dāng)周圍的單元被編程時(shí)就會(huì)產(chǎn)生干擾現(xiàn)象，一個(gè)好的實(shí)際可以避免這 一問題,圖 1-2 給出了本論文中所使用的三柵分柵閃存編程干

19、擾的實(shí)例圖 1-2 三柵分柵閃閃存編程干擾示意圖在進(jìn)行存儲(chǔ)前或者編程的時(shí)候，要對(duì)閃存存儲(chǔ)器進(jìn)行全部的擦除。然而開啟不同存儲(chǔ)單元時(shí)，需要相對(duì)一致的電壓，所以，擦除前就必須對(duì)每個(gè)單元進(jìn)行單獨(dú)的預(yù)編程操作，如果不進(jìn)行預(yù)編程，就會(huì)出現(xiàn)某些單元過度擦除的狀況，如圖1-3中，顯示了某些情況下，由于編程導(dǎo)致電子進(jìn)入浮柵，導(dǎo)致不同單元的開啟電壓攀升；進(jìn)行擦除操作時(shí)，則會(huì)因?yàn)殡娮恿鞒龈艑?dǎo)致電壓降低。如果單元的開啟電壓出現(xiàn)負(fù)數(shù)等過低現(xiàn)象是。這個(gè)晶體管器件就會(huì)被消耗完畢，處于一直導(dǎo)通的狀態(tài)。進(jìn)而影響了整體單元整列功能的視線，在編程時(shí)，就會(huì)出現(xiàn)不選擇以及解除選擇存儲(chǔ)單元的現(xiàn)象。此外，除了要進(jìn)行預(yù)編程來方式電壓過低，

20、系統(tǒng)還會(huì)通過一些特定的程序?qū)Τ霈F(xiàn)了過度擦除的單元進(jìn)行恢復(fù)。但是這種操作會(huì)讓擦除更為復(fù)雜，而且操作時(shí)間也會(huì)大幅度延長。圖過度擦除效應(yīng)導(dǎo)致器件開啟電壓變負(fù)的示意圖閃存存儲(chǔ)器在完成擦除/編程操作后通常都會(huì)進(jìn)行有效性驗(yàn)證，即在完成擦除/編程操作后將所有單元按字節(jié)讀出，判斷是否所有的單元都達(dá)到預(yù)期的開啟電壓； 如果沒有達(dá)到，就會(huì)延長擦除/編程的時(shí)間，直到所有的單元都滿足要求為止。這種“過擦除”情況在具有疊柵存儲(chǔ)器件與選擇柵器件所組合的分柵閃存中得 到很好的控制，由于選擇柵器件對(duì)器件溝道的控制作用，即使疊柵存儲(chǔ)器件處于“過擦除”狀態(tài)，因?yàn)檫x擇柵器件溝道的關(guān)閉從而避免的該存儲(chǔ)單元對(duì)整個(gè)陣列的影響， 同時(shí)簡(jiǎn)化

21、外圍的驗(yàn)證電路的設(shè)計(jì)。2、閃存存儲(chǔ)器的常見架構(gòu)閃存存儲(chǔ)器的存儲(chǔ)單元有很多種類型，而這些存儲(chǔ)單元的架構(gòu)主要分為或非型（NOR）和與非型（NAND）兩種。當(dāng)每次讀取只針對(duì)單個(gè)存儲(chǔ)單元進(jìn)行操作時(shí)，往往采用 NOR 型架構(gòu)。如圖 1-4 所示，以數(shù)據(jù)讀取操作為例進(jìn)行說明。在進(jìn)行數(shù)據(jù)讀取時(shí)，屬于同一個(gè)字節(jié)（byte，1 個(gè)字節(jié)相當(dāng)于 8 個(gè) bit）或者字（word，1 個(gè)字 等于 2 個(gè)字節(jié)）的存儲(chǔ)單元共享同一條字線（WL，Word Line），8 條（或者 16 條）位線（BL，Bit Line）以及同樣數(shù)目的感測(cè)放大器（sensor amplifier）被同時(shí)激活。當(dāng)被讀取的存儲(chǔ)單元的地址被傳送進(jìn)

22、來時(shí)，行解碼器（row decoder）會(huì)在把被選中的字線電位拉高的同時(shí)保持其他字線接地。由于被讀取的存儲(chǔ)單元的位線與感測(cè)放大器相連，如果該單元已被編程（對(duì)應(yīng)于高開啟電壓），那么沒有電流流過位線，該單元被標(biāo)記為“0”；如果該單元已被擦除（對(duì)應(yīng)于低開啟電壓），那么感測(cè)放大器就會(huì)探測(cè)到讀取電流，從而把該單元標(biāo)記為“1”。最終的讀取值通過輸出緩沖器（buffer）被傳送給數(shù)據(jù)總線（bus），整個(gè)讀取操作完成。大多數(shù)的 NOR 型存儲(chǔ)單元采用溝道熱電子注入編程和 F-N 電子隧穿擦除，其優(yōu)點(diǎn)是編程速度很快，缺點(diǎn)是利用開啟電壓來控制被擦除的單元，因此需要額外的 成本來控制過度擦除現(xiàn)象的發(fā)生。圖 1-4

23、NOR 型閃存器件的基本架構(gòu)圖 1-5 NAND 型閃存器件的基本架構(gòu) 0.13um-shrink工藝的嵌入式閃存的耐久性特性研究除了上述的 NOR 型并行架構(gòu)之外，閃存存儲(chǔ)器還可以形成 NAND 型串行架 構(gòu)。如圖 1-5 所示，在位線與源端之間有 m 個(gè)存儲(chǔ)單元串聯(lián)在一起。由于位線上接觸（contact）的數(shù)目從 NOR 型中的每個(gè)存儲(chǔ)單元 1 個(gè)減少為每 m 個(gè)單元 1 個(gè)，這種架構(gòu)可以有效的減小存儲(chǔ)矩陣（memory matrix）的面積，大大地提高存儲(chǔ)密度，降低生產(chǎn)成本。同樣以數(shù)據(jù)讀取操作為例進(jìn)行說明。當(dāng)某個(gè)存儲(chǔ)單元被選中進(jìn)行讀取操作時(shí)，它的控制柵（CG，Control Gate）會(huì)

24、被保持在 0V，而與它串聯(lián)的其余單元（不論其實(shí)際開啟電壓的高低）的控制柵則統(tǒng)一被拉升到高電平，僅充當(dāng)傳輸門（transfer gate）的作用。這樣，當(dāng)且僅當(dāng)被選中的存儲(chǔ)晶體管的開啟電壓為負(fù)時(shí)（此時(shí)該存儲(chǔ)晶體管成為耗盡型晶體管），才有電流通過這一串聯(lián)序列的位線流向感測(cè)放大器。NAND 型閃存通常以頁（page）為單位，經(jīng)過頁面寄存器向 I/O 端口傳輸數(shù)據(jù)（串聯(lián)架構(gòu)會(huì)使讀出放大器的信號(hào)過于微弱，因此必須利用寄存器進(jìn)行穩(wěn)定輸入）。由于在 NAND 型架構(gòu)中讀取電流需要通過一整個(gè)序列的存儲(chǔ)單元和選擇晶體管，NAND 型閃存的讀取速度通常無法滿足隨機(jī)讀?。╮andom access）的要求。此外，N

25、AND 型存儲(chǔ)單元的數(shù)據(jù)擦除和編程都通過 F-N 電子隧穿完成，因此與 NOR 型存儲(chǔ)單元相比（溝道熱電子注入編程），NAND 型存儲(chǔ)單元的編程速度也較慢。以上兩個(gè)因素決定了 NAND 型閃存存儲(chǔ)器多用于數(shù)碼相機(jī)存儲(chǔ)卡、mp3播放器等對(duì)于存儲(chǔ)密度要求較高的電子產(chǎn)品中。綜上所述，NOR 與 NAND 這兩種閃存技術(shù)各有所長，且優(yōu)勢(shì)互補(bǔ)。而在實(shí)際應(yīng)用中，這兩種閃存技術(shù)也正在呈現(xiàn)一種融合的趨勢(shì)：Spansion 公司的 ORNAND 技術(shù)和三星公司的 OneNAND 技術(shù)是目前這一領(lǐng)域內(nèi)具有代表性的技術(shù)方案。前者采用的是 NOR 并行存儲(chǔ)單元架構(gòu)，同時(shí)帶有 NAND 的接口；與通常利用浮柵存儲(chǔ)電荷的

26、 NAND 型閃存不同，它是在 單元晶體管源區(qū)和漏區(qū)形成的氮化膜中保存電荷，從而實(shí)現(xiàn)了 2 bit/單元的多值化存儲(chǔ)。后者則是采用 NAND 邏輯結(jié)構(gòu)的存儲(chǔ)內(nèi)核和 NOR 的控制接口，并直接在系統(tǒng)內(nèi)整合一定數(shù)量的 SRAM 作為高速緩沖區(qū)，這樣它就可以在性能指標(biāo)上接近NOR 型閃存，而在存儲(chǔ)容量指標(biāo)上接近 NAND 型閃存。3、現(xiàn)存 NOR 閃存結(jié)構(gòu)及工作原理I. T 型閃存存儲(chǔ)器件T 型閃存存儲(chǔ)器件來源于傳統(tǒng)的 T 型 EPROM 技術(shù)，是由于單個(gè)存儲(chǔ)單元的有源區(qū)結(jié)構(gòu)布局類似 T 字母形狀而得名。如圖 1-6(a)和(b)給出 T 型閃存存儲(chǔ)陣列中四單元的布局圖和單個(gè)字節(jié)的截面圖。 第一章

27、緒論圖 1-6 T 型閃存存儲(chǔ)陣列布局圖和截面圖。(a)單個(gè)閃存存儲(chǔ)陣列中四單元布局圖；(b)單個(gè)存儲(chǔ)單元的截面圖T 型閃存單元一般采用熱電子編程(圖 1-7)，通過在漏極加 5-7 伏的電壓，控制柵上加 10-12 伏，其他各端點(diǎn)接 0 伏，這樣在漏結(jié)附近產(chǎn)生一個(gè)能產(chǎn)生足夠多熱電子的高橫向溝道電場(chǎng)。同時(shí)，由于漏極端垂直電場(chǎng)的存在，一部分能量高于的熱電子(3.2eV)就會(huì) Si-SiO2 勢(shì)壘進(jìn)入浮柵，從而導(dǎo)致器件達(dá)到高閾值區(qū)域(5V)。圖 1-7 T 型存儲(chǔ)器件編程操作示意圖器件擦除采用電子從浮柵 F-N 隧穿至源端或溝道區(qū)域。在電學(xué)擦除時(shí)，浮柵與n+源端(溝道區(qū)域)之間的隧穿氧化物中的電場(chǎng)

28、一般需要達(dá)到 10MV/cm。典型的擦除脈沖周期一般為 10ms。目前，普遍采用的擦除方式有三種:零柵壓高源壓擦除(圖1-8a)、負(fù)柵壓高源壓擦除(圖 1-8b)和溝道擦除（圖 1-8c）。 0.13um-shrink工藝的嵌入式閃存的耐久性特性研究圖 1-8 T 型閃存器件擦除操作示意圖II. 源極耦合分柵（SCSG）閃存存儲(chǔ)器件源極耦合分柵(SCSG)閃存存儲(chǔ)器是利用單層多晶硅同時(shí)實(shí)現(xiàn)控制柵和源端選擇柵的作用，見圖 1-9。類似于 T 型閃存器件，SCSG 器件采用漏極熱電子注入方式編程，而擦除操作類似于零柵壓高源電壓的源結(jié)擦除方式。圖 1-9 源極耦合分柵（SCSG）閃存器件布局和剖面圖

29、III. 場(chǎng)增強(qiáng)隧穿注入閃存存儲(chǔ)器件 場(chǎng)增強(qiáng)隧穿注入閃存存儲(chǔ)器件是單器件分柵閃存結(jié)構(gòu)，這一結(jié)構(gòu)采用多晶到多晶的 F-N 隧穿實(shí)現(xiàn)擦除操作，源端熱電子注入實(shí)現(xiàn)編程操作。多晶到多晶的隧穿來 第一章 緒論源于特殊浮柵結(jié)構(gòu)帶來的場(chǎng)增強(qiáng)隧穿注入，而源端注入可以實(shí)現(xiàn)10-3 數(shù)量級(jí)的注入效率，因而允許芯片內(nèi)單電壓源實(shí)現(xiàn)的小規(guī)模的電荷泵的使用。同時(shí)，在同樣工藝技術(shù)下，該分柵閃存的存儲(chǔ)單元尺寸與傳統(tǒng)的疊柵閃存尺寸相當(dāng)。圖 1-10 和圖1-11 分別給出該器件俯視圖和截面圖。圖 1-10 場(chǎng)增強(qiáng)隧穿注入閃存器件布局圖 1-11 場(chǎng)增強(qiáng)隧穿注入閃存器件沿字線和位線方向的剖面圖存儲(chǔ)單元的擦除操作由浮柵邊緣的形狀來

30、實(shí)現(xiàn)柵極增強(qiáng) F-N 隧穿，如圖 1-12。擦除操作時(shí)，漏源端接地而字線被偏置于一高電位，由于在隧穿注入點(diǎn)區(qū)域高電場(chǎng) 強(qiáng)度的存在，因此可以在適中的電壓下實(shí)現(xiàn)器件的擦除操作。器件編程操作采用源端熱電子注入。在編程時(shí)，控制柵起選擇作用的溝道被偏 置于線性狀態(tài)，而浮柵在高源端電壓的耦合下處于飽和狀態(tài)。電子在選擇柵溝道和 間隙區(qū)被加速成為熱電子，在浮柵區(qū)域，受垂直電場(chǎng)的影響改變電子的方向，一部 分能量大于 3.2eV 的熱電子注入浮柵，從而實(shí)現(xiàn)了器件的編程。源端注入編程由于 注入效率高，因此器件編程周期較短（20 s）；同時(shí)，由于編程電流需求小1 A，頁編程成為可能。 0.13um-shrink工藝的

31、嵌入式閃存的耐久性特性研究圖 1-12 與浮柵結(jié)構(gòu)相關(guān)的增強(qiáng) F-N 隧穿能帶示意圖1.2 三柵分柵閃存器件簡(jiǎn)介三柵分柵閃存器件是一種類似于場(chǎng)增強(qiáng)隧穿注入的、更為復(fù)雜特殊的分柵閃存器件，在本節(jié)中先對(duì)分柵閃存器件的器件結(jié)構(gòu)、操作原理和相關(guān)可靠性問題進(jìn)行一個(gè)簡(jiǎn)要介紹。1.2.1 芯片的結(jié)構(gòu)介紹本文研究的閃存器件屬于 NOR 型三柵分柵并行架構(gòu)，它利用源端熱電子注入（SSI，source side hot electron injection）進(jìn)行編程，利用 F-N 電子隧穿進(jìn)行擦除。器件的結(jié)構(gòu)示意圖以及沿溝道方向的截面圖如圖 1-13（a）、（b）所示。整個(gè)存儲(chǔ)單元主要分為字線（WL，Wordli

32、ne）和浮柵兩大部份，字線下方的柵氧層以及它與浮柵之間的隧穿氧化層都由高溫沉積二氧化硅薄膜構(gòu)成。浮柵與控制柵（CG，Control Gate）以及源線（SL，Source Line）下的重?fù)诫s區(qū)域（n+）有相當(dāng)部分的重疊，目的是利用電容耦合效應(yīng)產(chǎn)生浮柵耦合電位。與傳統(tǒng)的疊柵（stacked gate）閃存器件相比，三柵分柵閃存器件可以過字線與浮柵來實(shí)現(xiàn)對(duì)兩段溝道的獨(dú)立控制，因此能夠有效地避免過度擦除效應(yīng)。同時(shí)，相比于傳統(tǒng)的溝道熱電子注入編程, 源端熱電子注入編程所需要的電壓更低，效率也更高（詳見 1.2.2）。 第一章 緒論圖 1-13(a) 三柵分柵閃存器件基本結(jié)構(gòu) (b)三柵分柵閃存器件

33、SEM 截面圖,出自Grace 0.13um 分柵閃存器件。當(dāng)三柵分柵閃存器件進(jìn)行讀取操作時(shí)，字線上所加電壓使得字線下方的溝道反型開啟，位線與源線之間溝道電流的大小主要取決于浮柵下方溝道的狀態(tài)。如果器件經(jīng)過了擦除操作，由于擦除時(shí)字線與浮柵之間高強(qiáng)電場(chǎng)引發(fā)的 F-N 電子隧穿效應(yīng)，電子將被拉出浮柵，從而導(dǎo)致浮柵電位升高，浮柵下方的溝道因此反型開啟，讀取到的溝道電流較大。同理，如果器件經(jīng)過了編程操作，由于編程后浮柵電位降低，浮柵下方的溝道關(guān)閉，讀取到的就是小的溝道電流。通常情況下，這兩種狀態(tài)對(duì)應(yīng)的溝道電流大小相差在 2 個(gè)數(shù)量級(jí)以上。對(duì)三柵分柵閃存器件進(jìn)行狀態(tài)判斷正是根據(jù)器件讀取時(shí)溝道電流的大小。

34、如圖1-4，三柵分柵閃存器件的存儲(chǔ)矩陣按照行（row）、列（column）進(jìn)行排列，每若干列存儲(chǔ)單元共享一個(gè)輸入/輸出端口（I/O，Input/Output）。通常，每一個(gè)輸入/輸出端口所屬的存儲(chǔ)矩陣中會(huì)有一列被當(dāng)作參考列，它與每一行的交叉所代表的存儲(chǔ)單元便被稱為參考單元。每一行所屬的參考單元在器件擦除后讀取電流的平均值便是對(duì)這一行上所有存儲(chǔ)單元進(jìn)行狀態(tài)判斷時(shí)的參考值。通常取這一讀取電流值的30%為判斷標(biāo)準(zhǔn)（也被稱為 user mode），讀取電流大于它的存儲(chǔ)單元會(huì)被認(rèn)為是“1”，而讀取電流小于它的存儲(chǔ)單元?jiǎng)t被認(rèn)為是“0”。表 1-1 給出了三柵分柵閃存器件 進(jìn)行擦除、編程以及讀取操作時(shí)對(duì)應(yīng)的

35、工作條件。表 1-1三柵分柵閃存器件工作條件操作字線電位位線電位源線電位控制柵電位操作時(shí)間編程1.4V0.2V5V10V10us擦除10.5V0V0V0V10ms讀取25V1V0V2V 0.13um-shrink工藝的嵌入式閃存的耐久性特性研究1.2.2 芯片的原理介紹對(duì)于浮柵閃存器件來說，浮柵中電荷的寫入和擦除存在著幾種不同的方式，但無論哪種方式都存在著由于載流子通過隧穿氧化物所帶來的一系列問題。當(dāng)前主要的編程機(jī)理有如下幾種：薄氧化物 F-N 隧穿（<10nm），增強(qiáng)型的 F-N 隧穿在多晶氧化物上，溝道熱電子注入（CHE），源端溝道熱電子注入（SSI）和襯底熱電子注入（SHEI）。前

36、兩種編程機(jī)理是建立在氧化層量子隧穿機(jī)理上，而后三種是建立在注入載流子被大橫向電場(chǎng)（CHE 和 SSI）或者硅襯底的縱向電場(chǎng)（SHEI）加速，從而能夠越過 Si-SiO2 勢(shì)壘的基礎(chǔ)上。編程方式、器件結(jié)構(gòu)以及排列結(jié)構(gòu)的選擇由特定的應(yīng)用需求所決定。擦除機(jī)理是上面所提及的 F-N 隧穿和多晶氧化物 F-N隧穿。對(duì)于本論文所使用的三柵分柵閃存，其采用 SSI 進(jìn)行編程，Poly/SiO2 F-N隧穿進(jìn)行擦除，下面著重對(duì)這兩種機(jī)理作簡(jiǎn)要的介紹。1、F-N 電子隧穿F-N 電子隧穿本質(zhì)上是一種場(chǎng)輔助電子隧穿機(jī)制。如圖 1-14 給出了在柵極加負(fù)偏壓時(shí)多晶硅氧化物硅襯底的能帶圖。起初，用硅導(dǎo)帶電子表征的勢(shì)壘

37、呈現(xiàn)梯形。由于電子直接注入到襯底，因此我們通常定義通過梯形勢(shì)壘的隧穿電流為直接隧穿電流。隨著柵壓的增加，勢(shì)壘形狀由梯形變?yōu)槿切?。兩個(gè)物理學(xué)家對(duì)電子通過真空三角勢(shì)壘現(xiàn)象的理論進(jìn)行了詳細(xì)的理論研究，因此后來電子通過三角勢(shì)壘隧穿進(jìn)入介質(zhì)層導(dǎo)帶的現(xiàn)象被稱謂 F-N 隧穿。采用 WKB 對(duì)隧穿幾率近似和求解自由電子氣在多晶硅中薛定諤方程，可以利用這一簡(jiǎn)化模型求出 F-N 隧穿電流：q3Einj2é8p (2 m* )1/ 2 F3/ 2ùJ =exp ê-bú(1.1)8p hFb3hqEinjêúëû公式中所包含物理參數(shù)

38、的定義參考表 1-2。表 1-2 F-N 電子隧穿電流密度公式相關(guān)物理參數(shù)定義h普朗克常量，h = 6.626 × 10-34 J·sb隧穿界面勢(shì)壘，對(duì)于Si/SiO2 界面，大小為3.2eVq單電子電荷， q = 1.602×10-19 Cm自由電子質(zhì)量，m = 9.109×10-31kgm*二氧化硅帶隙電子有效質(zhì)量12， m*=0.42m從方程（1）可以看到，F(xiàn)-N 隧穿電流大小主要取決于兩個(gè)參數(shù)：注入界面的電場(chǎng)強(qiáng)度（Einj）和勢(shì)壘高度（b）。由于相對(duì)電子來說 Si/SiO2 界面勢(shì)壘高度大約為3.2eV，而對(duì)于空穴來說其勢(shì)壘的高度為 4.8eV，

39、因此 F-N 電流主要由電子電流所主導(dǎo)。 第一章 緒論圖 1-14 F-N 電子隧穿能帶示意圖對(duì)于體氧化物 F-N 隧穿來說，隧穿電流密度由注入界面的電場(chǎng)強(qiáng)度所控制，與體氧化物特性無關(guān)。電子隧穿通過勢(shì)壘時(shí)，其在電場(chǎng)的加速下能達(dá)到一個(gè)相當(dāng)高的飄移速度,107 厘米/秒。在計(jì)算 Si/SiO2 界面注入電場(chǎng)時(shí)，必須考慮到平帶電壓的大小：E =Vapp -Vfb(1.2)injtOX這里 Vapp 為氧化物上所承受的壓降，Vfb 為平帶電壓，tOX 為氧化物厚度。然而由于多種原因的影響，實(shí)際測(cè)量的 F-N 隧穿電流往往要遠(yuǎn)大于理論計(jì)算。數(shù)十年來， 人們不斷地研究如何添加修正因子來提高公式計(jì)算的精確度

40、。時(shí)至今日，這方面的研究仍然活躍。 這其中一個(gè)重要的因素就是實(shí)際器件往往采用Poly/SiO2 界面 F-N 電子隧穿進(jìn)行器件操作（三柵分柵閃存也是如此）。Anderson與 Kerr 首先利用掃描電子顯微鏡（SEM，Scanning Electron Microscopy）技術(shù)觀 察到在多晶硅熱生長 SiO2 薄膜后 Poly/SiO2 界面上存在很多粗糙突起，這些突起 會(huì)引起局部電場(chǎng)的大幅增加，最終使得隧穿電流測(cè)量值遠(yuǎn)大于理論計(jì)算的結(jié)果；Lee與 Martin 通過解二維泊松方程（Posson equation）計(jì)算了 Poly/SiO2 界面粗糙突起對(duì)于 F-N 隧穿的增強(qiáng)作用（增強(qiáng)因子

41、約為 4-9，大小由突起的形狀決定） ；Heimann等人則將增強(qiáng)作用平均到整個(gè)隧穿面積上， 得到的增強(qiáng)因子約為 3；Groeseneken、Bisschop在 Eills，Huff等人的研究基礎(chǔ)上各自提出了 0.13um-shrink工藝的嵌入式閃存的耐久性特性研究量化的物理模型來計(jì)算 Poly/SiO2 界面上的 F-N 隧穿電流以及隧穿電流引起的氧化層電荷束縛效應(yīng)，他們的模型都建立在對(duì)經(jīng)典 F-N 隧穿理論、一階動(dòng)力學(xué)近似下的電荷束縛模型以及 F-N 隧穿電流的不均勻分布計(jì)算這三者的綜合和改進(jìn)之上。2、源端熱電子注入當(dāng) MOSFET 的源、漏兩端電壓變高時(shí)，溝道區(qū)靠近漏端附近的最大電場(chǎng)隨

42、之增強(qiáng)。少數(shù)載流子在電場(chǎng)的作用下從源向漏移動(dòng)，并在漏端高電場(chǎng)區(qū)獲得了足夠的動(dòng)能。由于這些高能載流子不再保持其在晶格中的熱平衡狀態(tài)，并且具有高于熱能的能量，因此稱它們?yōu)椤盁彷d流子”。熱載流子的產(chǎn)生引發(fā)漏端的碰撞電離，產(chǎn)生了電子空穴對(duì)。通常，多數(shù)載流子被襯底收集，形成所謂的“襯底電流”；而少數(shù)載流子則流入漏端。作為熱載流子現(xiàn)象的二級(jí)效應(yīng)，一些少數(shù)載流子所獲得的動(dòng)能高到能夠克服 Si/SiO2 的界面勢(shì)壘而進(jìn)入柵氧層。如圖 1-15 所示，如果此時(shí)柵氧層內(nèi)的電場(chǎng)對(duì)于熱載流子的注入有輔助作用（即柵極電位高于注入處的溝道電位），這些注入的熱載流子將被柵極收集，從而形成所謂的“熱載流子注入柵極電流”。當(dāng)今

43、的非易失性半導(dǎo)體存儲(chǔ)器普遍采用 n 型溝道器件進(jìn)行架構(gòu)（因?yàn)殡娮拥倪w移率高于空穴），因此，通常也把這一效應(yīng)稱為“熱電子注入效應(yīng)”。圖 1-15 n 溝器件溝道熱電子注入（CHEI）能帶示意圖。利用熱電子注入效應(yīng)進(jìn)行器件編程存在兩大缺點(diǎn)：一是注入效率低，二是功耗 高。這是因?yàn)橥瑫r(shí)獲得水平方向的強(qiáng)電場(chǎng)（即低柵極電位、高漏端電位，由此可以 產(chǎn)生更多的熱電子）和垂直方向的強(qiáng)電場(chǎng)（即高柵極電位、低漏端電位，由此可以 更好的輔助熱電子向柵氧層內(nèi)注入）是互相矛盾的。因此，在實(shí)際操作中不得不將 第一章 緒論柵極和漏端都保持在高的電位。源端熱電子注入技術(shù)的出現(xiàn)克服了這一困難。如圖 1-16 所示，這種熱電子注入

44、技術(shù)是將源端和漏端之間的溝道分為兩個(gè)部分，通過各自對(duì)應(yīng)的柵極進(jìn)行獨(dú)立控制。其中，靠近源端的柵極（選擇柵）電位被設(shè)置成可以產(chǎn)生最多的熱載流子（即低電位），而靠近漏端的柵極（浮柵）電位則被設(shè)置成可以更好的輔助熱電子注入（即高電位）。這種分柵的結(jié)構(gòu)中，由于浮柵下的反型層可以看作是漏端的延展，因此真正有效的溝道長度就是靠近源端的那段溝道。這樣，水平電場(chǎng)的峰值就出現(xiàn) 在兩段溝道的交界處，而不是通常 n 型器件的漏端；而產(chǎn)生的熱電子大部分將在高 電位浮柵產(chǎn)生的氧化層電場(chǎng)的輔助下越過界面勢(shì)壘，被浮柵收集。正是由于相比于 傳統(tǒng)熱電子注入，這種注入機(jī)制中熱電子是從靠近源端的這一側(cè)發(fā)生躍遷的，所以 把它叫做“源端

45、熱電子注入”。圖 1-17 給出了編程情況下（參照表 1-1），分柵 閃存器件沿溝道方向的電場(chǎng)分布。可以看到水平電場(chǎng)和垂直電場(chǎng)的峰值都出現(xiàn)在選 擇柵（字線）與浮柵之間的空隙處，因此這一區(qū)域也就成為溝道熱電子發(fā)生躍遷注 入的主要區(qū)域。水平電場(chǎng)的另外一個(gè)峰值出現(xiàn)在浮柵右方、源線附近，這是代表器 件編程時(shí)源線（相當(dāng)于普通 MOS 晶體管的漏端）處的高場(chǎng)區(qū)。圖 1-16 三柵分柵閃存器件源端熱電子注入編程時(shí)各端偏壓示意圖，這種偏壓組合有利于熱電子的產(chǎn)生和收集。 0.13um-shrink工藝的嵌入式閃存的耐久性特性研究垂直電場(chǎng)峰值電場(chǎng)強(qiáng)度的分布水平電場(chǎng)峰值水平電場(chǎng)峰值(源線處)(兩柵空隙處)選擇柵(字

46、線)間隙浮柵溝道方向上的位置圖 1-17 TCAD 模擬源端熱電子注入編程時(shí)器件溝道方向上的電場(chǎng)分布示意圖。3、可靠性問題 在進(jìn)行三柵分柵閃存器件編程和擦除操作時(shí)，由于電子通過或者越過 Si/SiO2勢(shì)壘造成的氧化物結(jié)構(gòu)的破壞，硅氧化物特性將會(huì)逐漸惡化。當(dāng)破壞的程度積累到 一定階段時(shí)，硅氧化物就會(huì)突然失去其絕緣特性，氧化物擊穿現(xiàn)象就發(fā)生了。在三柵分柵閃存中，主要存在兩種由于器件工作方式所引起的可靠性問題：一種是多晶到多晶的 F-N 隧穿擦除引起的電荷俘獲，另一種是源端熱電子注入導(dǎo)致的 間隙電荷陷阱。1.2.3 芯片的制造流程先進(jìn)三柵分柵閃存器件集成制造工藝是與 CMOS 數(shù)字集成電路制造工藝兼

47、容的。以 0.12 微米工藝為例，根據(jù)電路功能設(shè)計(jì)的不同可以有 2729 道光罩、超過950 道工藝步驟，主要的工藝特點(diǎn)有：（1）通過自對(duì)準(zhǔn)工藝來形成存儲(chǔ)單元結(jié)構(gòu)，從而大大減少了光刻精度對(duì)于器件尺寸的限制；（2）由于要同時(shí)完成存儲(chǔ)單元和邏輯器件的集成制造，分柵閃存集成制造工藝與標(biāo)準(zhǔn) CMOS 工藝相比工藝復(fù)雜度和熱預(yù)算（thermal budget）大大增加，這會(huì)造成離子注入擴(kuò)散失控、應(yīng)力失配（stressmismatch）、金屬電遷移（EM，ElectroMigration）惡化、柵氧質(zhì)量退化等一系列問題，因此對(duì)于制程的要求也更高。整個(gè)制造流程按照先后順序，大致可以分為 4 個(gè)部分：（1）源

48、區(qū)定義與隔離，主要是利用光刻、腐蝕形成源區(qū)（active area），并利用淺槽隔離技術(shù)（STI，Shallow 第一章 緒論Trench Isolation）實(shí)現(xiàn)源區(qū)之間的隔離。STI 的形成與質(zhì)量控制是這一階段需要特別注意的問題，尤其是淺槽底部傾角的大小、淺槽邊緣的緩和度以及淺槽絕緣介質(zhì)的填充；（2）存儲(chǔ)單元構(gòu)造，主要是形成自對(duì)準(zhǔn)的分柵存儲(chǔ)結(jié)構(gòu)，這也是整個(gè)制造流程的核心部分。由于分柵閃存器件的結(jié)構(gòu)參數(shù)與器件特性緊密相關(guān)，因此必須嚴(yán)格控制這一階段的工藝精度，尤其是隧穿氧化層厚度、浮柵高度與長度、源線結(jié)注入能量與劑量等關(guān)鍵工藝參數(shù)；（3）邏輯器件構(gòu)造，主要是形成周邊電路中的各類 MOS 器件（有時(shí)也包括一些雙極器件）。這部分工藝