電子線路實驗Ⅱ課程設(shè)計報告-用MAXPLUSⅡ進行設(shè)計和仿真-精品

1、南京信息工程大學(xué)電子線路實驗課程設(shè)計報告電子與信息工程學(xué)院07通信工程（2）班姓名： 學(xué)號： 2009.6.1實驗題目：用MAX+plus進行設(shè)計和仿真。實驗?zāi)康模?1)學(xué)習軟件的使用方法及VHDL程序的基本語法； (2)用MAX+plus進行門電路、組合邏輯電路、觸發(fā)器、可編程邏輯器件和時序電路等的仿真。實驗內(nèi)容：一、MAX+plus軟件的設(shè)計流程1）設(shè)計輸入點擊新建圖標彈出如圖1.1所示的新建文件類型對話框。選取“Text Editor file”使用文本設(shè)計方法，在彈出的文本編輯器中輸入VHDL語言是設(shè)計代碼并存盤，窗口顯示如圖1.2. 下面以一個2輸入與門的設(shè)計為例來描述這一操作。 圖

2、1.1 先輸入源代碼并存盤，文本編輯框效果如圖1.2所示。將此文件保存為and2.vhd。注意保存文件時一定要選擇“vhd”的文件后綴，文件名必須與實體名相同。另外，保存該文件的文件夾不能用中文命令，也不能為根目錄。這里是新建一個名為example的文件夾來保存and2.vhd文件的。 圖1.2當要打開已存盤的文件時則可點擊左上角的，在彈出如圖1.3所示Open對話框中“Show in List”欄內(nèi)，選中要打開的文件類型,再選中VHDL程序所在的文件夾，在“Files：”框內(nèi)選中VHDL程序名，這時在“File Name”欄里將顯示相應(yīng)VHDL程序的文件名。點擊“OK”按鈕，就會彈出要打開的

3、文件窗口。2） 新建一個項目在編輯并保存VHDL程序后，準備對其編譯前，一定要先將該VHDL程序所對應(yīng)的文件指定為一個項目。新建一個項目的過程如下：在主菜單中選擇“File”“Project”“Name”，打開如圖1.4所示的項目名稱選擇對話框。在對話框“Directories”欄中，選擇項目文件所在的 文件夾，再在左邊的“File”框里選中要建立項目的VHDL文件名，此時在“Project 圖1.3 圖1.4Name”框內(nèi)將顯示要建立項目的VHDL文件名，再點擊“OK”，回到初始界面。至此，指定的VHDL程序就成為當前的項目了。3）進行編譯。修改錯誤啟動編譯窗口的方法是選擇主菜單“MAX+p

4、lus”的“Compiler”選項，此時會彈出如圖1.5所示的“Compiler”子窗口。其中“Start”是用來確定開始編譯的按鈕，點擊“Start”按鈕就會開始編譯。 圖1.54 ）波形分析仿真波形仿真的目的是通過給定設(shè)計輸入波形，觀察輸出波形，檢查設(shè)計是否符合要求。（1） 建立波形輸入文件 點擊新建按鈕，打開新建文本對話框，選擇“Waveform Editor File（.scf）”項，選擇“OK”，就會出現(xiàn)波形編輯器窗口。 點擊節(jié)點“Node”選項，在下來菜單中選擇“Enter Nodes from SNF”選項，打開如圖1.6所示對話框。在圖中單擊“List”按鈕，可在“Availa

5、ble Node & Groups”區(qū)看到設(shè)計中的輸入/輸出信號，單擊按鈕“=>”后可對這些信號進行觀測。單擊“OK”按鈕，可看到波形編輯窗口中加入了輸入/輸出節(jié)點。 圖1.6 從菜單“File”中選擇“Save”，將波形文件保存為“and2.scf”.(2)為輸入信號建立輸入波形從菜單“File”中選擇“End Time”，將框中的1.0us修改為1.0ms。再在“Option”中選擇“Grid Size”，將100ns改為100us。再在“View”中選擇“Fit in window”，出現(xiàn)合適的波形編輯窗口。要將信號“b”從0 us到1000 us的整個時段，設(shè)置為賦值周期

6、為200 us的方波，其步驟是;先單擊“b”將其選中，再單擊按鈕彈出對話框后不做任何改變，單擊“OK”，即可生成“b”的輸入波形。如要將信號“a”在100 us300 us和700us900us時間段設(shè)置為1,其他時間都為0，則可進行如下操作:通過拖動鼠標分別選中信號在100us300us和700us900us間的波段，使其呈黑色，再單擊按鈕就可完成設(shè)置。將其保存，至此得到輸入波形：（2） 運行仿真器，進行時序仿真 （3） 從菜單“MAX+plus”選擇“simulator”，打開如圖所示1.7所示的仿真器。單擊按鈕“Start”，開始仿真，仿真完畢后，單擊按鈕“Open Scf”，就打開了如

7、圖1.8所示的仿真結(jié)果波形。 圖1.7 圖1.8通過輸出波形與輸入波形的關(guān)系的分析，可以得出結(jié)論所設(shè)計的與門邏輯功能正確。到此，2輸入與門的功能仿真全部完成。二、用MAX+plus對門電路進行仿真1）輸入與非門的VHDL程序源代碼并存盤。新建一工程名為“nand2.vhd”的項目，編譯通過后進行仿真。建立波形輸入文件后，將文件保存為“nand2.scf”。將信號“b”從0 us到1000 us的整個時段設(shè)置為賦值周期為200 us的方波（初始為零），“a”在100 us300 us和700 us900us時間段置1，其余時間都為0，保存后運行仿真器，最終所得結(jié)果如圖2.1所示。 圖2.1 2）

8、輸入或門的VHDL程序源代碼并存盤。新建一工程名為“or2.vhd”的項目，編譯通過后進行仿真。建立波形輸入文件后，將文件保存為“or2.scf”。將信號“b”從0 us到1000 us的整個時段設(shè)置為賦值周期為200 us的方波（初始為零），“a”在100 us200 us和600 us800us時間段置1，其余時間都為0，保存后運行仿真器，最終所的結(jié)果如圖2.2所示。 圖2.2通過輸出波形與輸入波形的關(guān)系的分析，可以得出結(jié)論所設(shè)計的各門邏輯功能正確。到此，各門的功能仿真全部完成。三、用MAX+plus對組合邏輯電路進行仿真1）輸入3線-8線譯碼器的VHDL程序源代碼并存盤。新建一工程名為“

9、decoder38.vhd”的項目，編譯通過后進行仿真。建立波形輸入文件后，將文件保存為“decoder38.scf”。將信號“a”從0 us到1000 us的整個時段設(shè)置為賦值周期為50 us的波形，保存后運行仿真器，最終所的結(jié)果如圖3.1所示。 圖3.1 2）輸入8線-3線優(yōu)先編碼器的VHDL程序源代碼并存盤。新建一工程名為“encoder83.vhd”的項目，編譯通過后進行仿真。建立波形輸入文件后，將文件保存為“encoder83.scf”。各輸入信號的設(shè)置如圖3.2所示，保存后運行仿真器，最終所的結(jié)果如圖3.2所示。 圖3.2 3)輸入四選一數(shù)據(jù)選擇器的VHDL程序源代碼并存盤。見圖3

10、.3（1） 圖3.3（1）新建一工程名為“mux41.vhd”的項目，編譯通過后進行仿真。建立波形輸入文件后，將文件保存為“mux41.scf”。各輸入信號的設(shè)置如下圖所示，保存后運行仿真器，所的結(jié)果如圖3.3（2）所示。圖3.3（2）通過輸出波形與輸入波形的關(guān)系的分析，可以得出結(jié)論所設(shè)計的各組合邏輯電路功能正確。到此，各組合邏輯電路的功能仿真全部完成。四、用MAX+pus對觸發(fā)器進行仿真1)輸入同步D觸發(fā)器的VHDL程序源代碼并存盤。新建一工程名為“d_ff.vhd”的項目，編譯通過后進行仿真。建立波形輸入文件后，將文件保存為“d_ff.scf”。各輸入信號的設(shè)置如下圖所示，保存后運行仿真器

11、，所的結(jié)果如圖4.1所示。 圖4.12)輸入JK觸發(fā)器的VHDL程序源代碼并存盤。新建一工程名為“jk_ff.vhd”的項目，編譯通過后進行仿真。建立波形輸入文件后，將文件保存為“jk_ff.scf”。各輸入信號的設(shè)置如圖4.2所示，保存后運行仿真器，最終所的結(jié)果如圖4.2所示。 圖4.2通過輸出波形與輸入波形的關(guān)系的分析，可以得出結(jié)論所設(shè)計的觸發(fā)器功能正確。到此，觸發(fā)器的功能仿真全部完成。五、用MAX+plus對時序邏輯電路進行仿真 1)輸入十進制計數(shù)器的VHDL程序源代碼并存盤。新建一工程名為“count10.vhd”的項目，編譯通過后進行仿真。建立波形輸入文件后，將文件保存為“count

12、10.scf”。各輸入信號的設(shè)置如圖5.1所示，保存后運行仿真器，最終所的結(jié)果如圖5.1所示。 圖5.12)輸入4位基本寄存器的VHDL程序源代碼并存盤。新建一工程名為“registerb.vhd”的項目，編譯通過后進行仿真。建立波形輸入文件后，將文件保存為“registerb.scf”。各輸入信號的設(shè)置如圖5.2所示，保存后運行仿真器，最終所的結(jié)果如圖5.2所示。通過輸出波形與輸入波形的關(guān)系的分析，可以得出結(jié)論所設(shè)計的時序邏輯電路功能正確。到此，時序邏輯電路的功能仿真全部完成。實驗總結(jié)：通過這些實驗，我掌握了MAX+plus的一些基本使用和VHDL基本的一些語法，并加深對門電路、組合邏輯電路

13、、觸發(fā)器、可編程邏輯器件和時序電路等的了解。能對一些電路進行模擬分析，通過模擬能夠更深的理解電路所要實現(xiàn)的功能。碩士論文 是碩士研究生所撰寫的學(xué)術(shù)論文，具有一定的理論深度和更高的學(xué)術(shù)水平，更加強調(diào)作者思想觀點的獨創(chuàng)性，以及研究成果應(yīng)具備更強的實用價值和更高的科學(xué)價值。碩士論文是碩士研究生所撰寫的學(xué)術(shù)論文。優(yōu)秀的碩士論文能夠反映出作者對所學(xué)習專業(yè)的理論知識掌握的程度和水平，能夠幫助作者構(gòu)建起良好的完整的知識體系，還能夠反映作者獨立的科研能力和學(xué)術(shù)理論的應(yīng)用水平，對研究的課題的思考和獨立見解。較之學(xué)士論文，碩士論文應(yīng)當具有一定的理論深度和更高的學(xué)術(shù)水平，更加強調(diào)作者思想觀點的獨創(chuàng)性，以及研究成果應(yīng)

14、具備更強的實用價值和更高的科學(xué)價值。因而撰寫碩士論文將對作者提出更高的要求數(shù)據(jù)資料翔實充分、論證分析詳盡縝密、推理演算思路清晰、論文結(jié)構(gòu)規(guī)范清晰、專業(yè)詞匯運用準確。電路與系統(tǒng) 學(xué)科研究電路與系統(tǒng)的理論、分析、測試、設(shè)計和物理實現(xiàn)。它是信息與通信工程和電子科學(xué)與技術(shù)這兩個學(xué)科之間的橋梁，又是信號與信息處理、通信、控制、計算機乃至電力、電子等諸方面研究和開發(fā)的理論與技術(shù)基礎(chǔ)。因為電路與系統(tǒng)學(xué)科的有力支持，才使得利用現(xiàn)代電子科學(xué)技術(shù)和最新元器件實現(xiàn)復(fù)雜、高性能的各種信息和通信網(wǎng)絡(luò)與系統(tǒng)成為現(xiàn)實。信息與通訊產(chǎn)業(yè)的高速發(fā)展以及微電子器件集成規(guī)模的迅速增大，使得電子電路與系統(tǒng)走向數(shù)字化、集成化、多維化。電

15、路與系統(tǒng)學(xué)科理論逐步由經(jīng)典向現(xiàn)代過渡，同時和信息與通訊工程、計算機科學(xué)與技術(shù)、生物電子學(xué)等學(xué)科交疊，相互滲透，形成一系列的邊緣、交叉學(xué)科，如新的微處理器設(shè)計、各種軟、硬件數(shù)字信號處理系統(tǒng)設(shè)計、人工神經(jīng)網(wǎng)絡(luò)及其硬件實現(xiàn)等。 廣告提案 廣告提案 廣告提案的準備工作 創(chuàng)意、表現(xiàn)提案 廣告實施計劃提案 策略提案 廣告策劃大師 廣告策劃的含義、特點及作用 廣告策劃的內(nèi)容和程序 廣告策劃的基本原則 廣告調(diào)查與分析 廣告市場調(diào)查的內(nèi)容 廣告市場調(diào)查的步驟 廣告市場調(diào)查問卷的構(gòu)成設(shè)計 市場細分與產(chǎn)品定位 市場細分 產(chǎn)品定位 廣告戰(zhàn)略策劃 廣告預(yù)算策劃 廣告創(chuàng)意 廣告文案創(chuàng)意 第一節(jié)平面廣告創(chuàng)意 廣播廣告創(chuàng)意

16、電視廣告創(chuàng)意 網(wǎng)絡(luò)廣告創(chuàng)意 廣告媒體與渠道策劃 廣告推進程序策劃 廣告實施策略 廣告效果評估 廣告策劃文案寫作 廣告策劃書的編制技巧 可行性研究報告 行業(yè)分析報告 可行性研究 可行性報告 項目可行性報告 行業(yè)調(diào)查報告 可行性報告格式 調(diào)查報告 報告格式 辭職報告 述職報告 實習報告 社會實踐報告 報告范文 申請報告 材料加工碩士論文，主要介紹液態(tài)金屬的成型工藝、金屬焊接成型和材料表面處理工程。具體包括：液態(tài)金屬的工藝性能、砂型鑄造、鑄造工藝設(shè)計、鑄造工藝CAD/CAE、電弧的特性、焊絲的熔滴過渡、焊縫成形、埋弧焊、氬弧焊、二氧化碳氣體保護焊、等離子弧焊、熱噴涂、氣相沉積、激光表面工程技術(shù)等。是碩士研