實(shí)驗(yàn)二利用MSI設(shè)計(jì)組合邏輯電路

1、實(shí)驗(yàn)二 利用MSI設(shè)計(jì)組合邏輯電路1433XXXX一、實(shí)驗(yàn)?zāi)康模?1掌握組合邏輯電路的分析方法，并驗(yàn)證其邏輯功能。 2掌握組合邏輯電路的設(shè)計(jì)方法、并能 用最少的邏輯門 實(shí)現(xiàn)之。3. 熟悉示波器與邏輯分析儀的使用。二、實(shí)驗(yàn)儀器及器件： 1數(shù)字電路實(shí)驗(yàn)箱、數(shù)字萬用表、示波器。2器件：74LS00,74LS197,74LS138,74LS151。三、實(shí)驗(yàn)預(yù)習(xí)：1復(fù)習(xí)組合邏輯電路的分析方法。對實(shí)驗(yàn)中所選的組合電路寫出函數(shù)式。2復(fù)習(xí)組合邏輯電路的設(shè)計(jì)方法。對實(shí)驗(yàn)要求的電路，列出真值表，寫出函數(shù)式，畫出邏輯圖，并在圖上標(biāo)明集成塊引腳號(hào)。四實(shí)驗(yàn)原理：見實(shí)驗(yàn)書五. 實(shí)驗(yàn)內(nèi)容 1、數(shù)據(jù)分配器與數(shù)據(jù)選擇器功能相反

2、。它是將一路信號(hào)送到地址選擇信號(hào)指定的輸出。如輸入為D，地址信號(hào)為A、 B、C，可將D按地址分配到八路輸出F0、F1、F2、F3、F4、F5、F6 、F7。其真值表如表（五）所示。試用3線8線譯碼器74LS138實(shí)現(xiàn)該電路。將74LS197連接成八進(jìn)制作為電路的輸入信號(hào)源，將QDQCQB分別與A.、B、C連接，D接模擬開關(guān)，靜態(tài)檢測正確后，用示波器觀察并記錄D=1時(shí)，CP、 A、 B、C及F0-F7的波形。（提示：將74LS138附加控制端S1作為數(shù)據(jù)輸入端，同時(shí)令S2=S3l=0，A2A1A0作為地址輸入端，即可將S1送來的數(shù)據(jù)只能通過A2A1A0所指定的一根輸出線反相后送出去。） （1）用

3、proteus設(shè)計(jì)邏輯電路圖如下 其中，將74LS197的Q3、Q2、Q1作為74LS138的S2、S1、S0輸入，G2A、G2B接低電平，G1接高電平。Q1與A相連，Q2與B相連，Q3與C相連，由上圖知A0-A7分別為數(shù)據(jù)分配器的7個(gè)輸出，而A8-A11為CP、Q1、Q2、Q3的波形，邏輯分析儀顯示如下（2）實(shí)驗(yàn)由譯碼器工作原理及數(shù)據(jù)分配器真值表，將試驗(yàn)箱中芯片由proteus中連接起來，實(shí)際圖如下示波器顯示如下其中，D0至D11分別為CP Q3 Q2 Q1 及F0-F7的輸出，雖然順序不一樣，但對比proteus邏輯分析儀，可知該實(shí)驗(yàn)成功。綜合真值表、proteus和實(shí)驗(yàn)示波器，可得最終輸

4、出波形圖應(yīng)為2、LU設(shè)計(jì)，在實(shí)驗(yàn)箱上實(shí)現(xiàn)用八選一數(shù)據(jù)選擇器151設(shè)計(jì)一個(gè)函數(shù)發(fā)生器電路它的功能如表（四）所示。待靜態(tài)測試檢查電路工作正常后，進(jìn)行動(dòng)態(tài)測試。將74LS197連接成十六進(jìn)制作為電路的輸入信號(hào)源，用示波器觀察并記錄CP.、S1、 S0、 A、 B、Y的波形。由上圖寫出真值表由于8輸入74LS151的數(shù)據(jù)選擇只有三個(gè)輸入，而顯然這里有S1 S0 A B 四個(gè)變量，因此，需要將其中一個(gè)變量設(shè)置為數(shù)據(jù)輸入，本實(shí)驗(yàn)將B設(shè)置為數(shù)據(jù)輸入首先，74LS151的邏輯輸出表達(dá)式為 A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D

5、6+A2A1A0D7在這里，觀察真值表，令A(yù)2 = S1A1 = S0A0 = A,D0 = D7 = 0D1 = D2 = D4 = BD3 = D6 = 1D5 = B那么表達(dá)式為S1S0AB+S1S0AB+S1S0A+S1S0AB+S1S0AB+S1S0A 當(dāng)時(shí)做預(yù)習(xí)實(shí)驗(yàn)沒找到非門 ，就用與非門代替，用197輸出16進(jìn)制數(shù)，Q1 Q2 Q3分別與151上 的A B C連接，E接地，X0和X7接地，X1 X2 X4接Q0，X3 X6接高電平，X5連Q0的取反。（1） 用proteus進(jìn)行仿真模擬邏輯分析儀如下 （2） 實(shí)驗(yàn)在試驗(yàn)中我將示波器中某些路交換了順序，不影響結(jié)果實(shí)驗(yàn)箱情況由于芯片上

6、沒有直接取反的芯片，我使用了74LS00與非門進(jìn)行取反示波器顯示其中D0到D6分別為CP B A S0 S1 Y的波形實(shí)驗(yàn)中的不足：沒有按書中給定的順序顯示每一路的波形，在下次的實(shí)驗(yàn)中將改正遇到的問題：74LS151在連線中E接口忘記接低電平，導(dǎo)致74LS151沒有正常工作，Y始終輸出低電平，由于線路繁多，花了很長時(shí)間才檢查出來，以后實(shí)驗(yàn)將在連線過程中更加仔細(xì)。根據(jù)真值表，proteus和實(shí)驗(yàn)，可知該實(shí)驗(yàn)成功，正確波形如下 3.AU設(shè)計(jì)設(shè)計(jì)一個(gè)半加半減器，輸入為S,A,B,其中S為功能選擇口。當(dāng)S=0時(shí)，輸出A+B和進(jìn)位，當(dāng)S=1時(shí)，輸出A-B和借位。首先畫出真值表由真值表可知，Dn=SAB+

7、SAB+SAB+SAB Cn=SAB+SAB卡諾圖化簡得Dn=AB+AB Cn=SAB+SAB（1） 門電路首先利用74LS197的八進(jìn)制輸出端Q1、Q2、Q3作為B、A、S的輸入。然后用異或門74LS86實(shí)現(xiàn)輸出Dn。接著用74LS86實(shí)現(xiàn)AB，再用74LS08與B實(shí)現(xiàn)與門輸出Cn用proteus進(jìn)行設(shè)計(jì)我用197輸出八進(jìn)，用門表示邏輯，其中A0-A5分別表示PA S A B Dn Cn其中邏輯分析儀顯示如下實(shí)驗(yàn)中發(fā)現(xiàn)了問題 ，由于異或門74LS86和與門74LS08不能同時(shí)使用，不得不將Cn的表達(dá)式進(jìn)行變換，改用兩次74LS00來實(shí)現(xiàn)與門，波形如下實(shí)驗(yàn)中我漏掉了CP的波形，D0-D4依次為

8、Q1 Q2 Q3 Dn Cn，同時(shí)我也沒按順序顯示波形，下次 實(shí)驗(yàn)將改進(jìn)（2） 使用74LS138實(shí)現(xiàn)將74LS197的Q3、Q2、Q1作為74LS138的S2、S1、S0輸入，G2A、G2B接低電平，G1接高電平。通過真值表，得知在74LS138中，Y1 Y2 Y5 Y6接Cn的與非門，輸出表示Cn波形；Y3 Y5接Dn的與非門，輸出表示Dn波形Proteus仿真如下邏輯分析儀如下其中 A0-A5分別為CP S A B Dn Cn實(shí)驗(yàn)箱情況示波器（3） 使用74LS151，我分的兩次記錄將74LS197的Q3、Q2、Q1作為74LS151的S2、S1、S0輸入。由真值表，第一個(gè)151表示Dn

9、，其中X1 X2 X4 X5接高電平，其余接地；第二個(gè)151表示Cn，其中X3 X5接高電平，其與接地首先是proteus邏輯分析儀實(shí)驗(yàn)由于151只有一個(gè)，我分為兩步，第一步輸出Dn的波形，第二步輸出Cn的波形第一步：74LS151中X1 X2 X4 X5接高電平，其余接地Dn的 輸出 其中D3就表示Dn的波形問題：實(shí)驗(yàn)中我忽略了CP的波形，下次 改進(jìn)第二步：74LS151中X3 X5接高電平，其與接地Cn的輸出波形其中 D4為Cn的輸出波形問題：實(shí)驗(yàn)中我忽略了CP的波形，下次 改進(jìn)3個(gè)小實(shí)驗(yàn)最后的結(jié)果相同，表明實(shí)驗(yàn)成功。4、ALU（算術(shù)邏輯單元設(shè)計(jì)）用proteum設(shè)計(jì)一個(gè)六輸入二輸出的AL

10、U?？刂贫耍篠1,S2，S0，決定ALU的八種功能，其中指定六種功能為與，或，非，異或，全減，全加，剩余功能自己擬定。數(shù)據(jù)輸入端：三個(gè)輸入數(shù)據(jù)為A,B,C（當(dāng)執(zhí)行邏輯運(yùn)算時(shí)忽略C）。輸出端：和/差，進(jìn)位/借位。（邏輯運(yùn)算時(shí)為輸出，與輸出取反。）首先我準(zhǔn)備用多路復(fù)用器74LS151，把S2 S1 S0作為數(shù)據(jù)選擇，把A B C(當(dāng)加減運(yùn)算時(shí))經(jīng)過處理后作為數(shù)據(jù)輸入，在這里我將用三個(gè)74LS151，邏輯運(yùn)算時(shí)，輸出Y與 Y 需要一個(gè)151，加減運(yùn)算時(shí)需要兩個(gè)輸出，和 (差) 與進(jìn)（退）位，需要兩個(gè)151。（1） 首先題目要求輸出6位二進(jìn)制數(shù)，我將兩個(gè)74LS197串聯(lián)在一起，第一個(gè)197Q3作為第

11、二個(gè)197的八進(jìn)制計(jì)數(shù)輸入，即可得到6位計(jì)數(shù)器的輸出。其中Q5 Q4 Q3作為 S2 S1 S0分別與三個(gè)151的數(shù)據(jù)選擇端輸入（2） 真值表的前四個(gè)功能這幾個(gè)門的輸出將分別連在三個(gè)74LS151的數(shù)據(jù)輸入X0-X4處（根據(jù)真值表的功能和多路復(fù)用器的功能 ）PS:該處我用的是Q1 Q0作為A B進(jìn)行邏輯運(yùn)算，省略了Q3（3） 全加和全減全加器真值表 全減器真值表 根據(jù)真值表，第一個(gè)138中，Y1 Y2 Y4 Y7和與非門U9結(jié)合，輸出和；Y3 Y5 Y6 Y7和與非門U10結(jié)合，輸出進(jìn)位。第二個(gè)138中，Y1 Y2 Y4 Y7和與非門U12結(jié)合，輸出差；Y1 Y2 Y3 Y7和與非門U13結(jié)合

12、，輸出借位 利用兩個(gè)數(shù)據(jù)分配器分別輸出和（差）、進(jìn)位（借位），第一個(gè)138和兩個(gè)與非門結(jié)合得到兩個(gè)輸出，分別為和、進(jìn)位；第二個(gè)138和兩個(gè)與非門結(jié)合得到 兩個(gè)輸出，分別為差、借位 （4） 74LS85這里我還用了一個(gè)比較器，因?yàn)樵诘谝粋€(gè)151中，輸出Y和 Y 正好得到兩個(gè)輸出Z1 Z2，但是第二、三個(gè)74LS151(表示和（差）、進(jìn)位（借位）)Z1和Z2。如果只用或門將兩個(gè)Z1和兩個(gè)Z2結(jié)合，當(dāng)?shù)诙?、三個(gè)151工作時(shí)，第一個(gè)Y輸出 始終為1，因而與門輸出始終為1 因此，第一個(gè)74LS151的輸出和第二、三個(gè)151的輸出不能同時(shí)存在，因此需要74LS85的幫助。（5） 輸出將比較器QA>B與第三個(gè)151輸出（表示進(jìn)位（借位）連入與門U19，將QA>B取反后與第二個(gè)151輸出(表示和（差）連入與門U18，再對兩個(gè)輸出進(jìn)行或運(yùn)算，即可巧妙的避開錯(cuò)誤，避開兩個(gè)結(jié)果的相互干擾。由圖知或門U16輸出即Z1，U20輸出為Z2（6） 全圖邏輯分析儀各個(gè)段的波形圖已經(jīng)一一應(yīng)正，結(jié)果正確六. 實(shí)驗(yàn)總結(jié)1、感受最深的就是proteus模擬和實(shí)驗(yàn)室里做實(shí)驗(yàn)有很大的差別。實(shí)驗(yàn)箱芯片有限，特別是ALU，根據(jù)proteus在 實(shí)驗(yàn)箱里連出電路有難度，因此在以后的實(shí)驗(yàn)中應(yīng)將芯片有限這個(gè)情況討論進(jìn)去，適當(dāng)簡化電路。2、通過AU可知，同一種結(jié)