計(jì)算機(jī)組成原理試卷解析

1、13計(jì)算機(jī)一班趙宇 20130610040109華東交通大學(xué)20142015學(xué)年第二學(xué)期考試卷 （A）卷課程名稱： 計(jì)算機(jī)組成原理 課程類別：必、限、任考試方式：閉卷（ ）、開卷(范圍)（）：題號(hào)一二三四五六七八九十總分累分人簽名題分2220201622100得分答案及解析一、選擇題(每題1分，共22分)1C 解析：在控制器中才能識(shí)別指令或者數(shù)據(jù)2B 解析：用戶與計(jì)算機(jī)是通過計(jì)算機(jī)的外圍設(shè)備經(jīng)行通信的3A解析：水平型微指令:采用長格式，一條微指令能控制數(shù)據(jù)通路中多個(gè)功能部件并行操作。其一般格式如下：控制字段 判別測(cè)試字段 下地址字段。垂直型微指令：采用短格式，一條微指令只能控制一兩種操作。水平

2、型微指令與垂直型微指令的比較：(1)水平型微指令并行操作能力強(qiáng)，指令高效，快速，靈活，垂直型微指令則較差。(2)水平型微指令執(zhí)行一條指令時(shí)間短，垂直型微指令執(zhí)行時(shí)間長。(3)由水平型微指令解釋指令的微程序，有微指令字較長而微程序短的特點(diǎn)。垂直型微指令則相反。(4)水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對(duì)來說，比較容易掌握?？偨Y(jié)：水平型微指令一指多用，長度雖長但并行性高，速度快夠靈活；垂直型微指令單指單用，長度雖短但效率低，并行性差，指令數(shù)多。4D解析：計(jì)算機(jī)中執(zhí)行各種算術(shù)和邏輯運(yùn)算操作的部件。運(yùn)算器的基本操作包括加、減、乘、除四則運(yùn)算，與、或、非、異或等邏輯操作，以及移位、

3、比較和傳送等操作，亦稱算術(shù)邏輯部件（ALU）。計(jì)算機(jī)運(yùn)行時(shí)，運(yùn)算器的操作和操作種類由控制器決定。運(yùn)算器處理的數(shù)據(jù)來自存儲(chǔ)器；處理后的結(jié)果數(shù)據(jù)通常送回存儲(chǔ)器，或暫時(shí)寄存在運(yùn)算器中。5B解析：A中稱為單總線結(jié)構(gòu)B中稱為三總線結(jié)構(gòu)C內(nèi)存總線是連接 CPU和內(nèi)存的 系統(tǒng)總線是連接CPU和外設(shè)(I/O設(shè)備)的.擴(kuò)展總線是連接 CPU和擴(kuò)展槽的6B解析：32位=4B256KB/4B=64KB 所以尋址范圍是64K如果按半字編址，除以16位 = 2B如果按雙字編址，除以64位 = 8B7C解析：512K=219 所以地址線是19根8位 所以數(shù)據(jù)線是8根8B解析：指令寄存器IR是用來存放要執(zhí)行的指令的,所以很

4、明顯跟指令的的長度有關(guān).9B解析：CPU中指令譯碼器的功能是對(duì)現(xiàn)行指令進(jìn)行分析，確定指令類型和指令所要完成的操作以及尋址方式10A解析：PC是程序計(jì)數(shù)器，存儲(chǔ)將要執(zhí)行的指令地址11A解析：出棧操作是現(xiàn)將SP指針指向的內(nèi)存單元里面的數(shù)據(jù)彈出，然后在修改SP指針12C解析：時(shí)鐘周期 一條指令從讀取到執(zhí)行完，會(huì)有幾個(gè)機(jī)器周期（工作周期），一個(gè)機(jī)器周期又會(huì)分為若干節(jié)拍也就是時(shí)鐘周期，每個(gè)時(shí)鐘周期中會(huì)根據(jù)需要的定式操作設(shè)置相應(yīng)的工作脈沖。13C解析：A選項(xiàng)是基址尋址，C選項(xiàng)是變址尋址14B解析：馮諾依曼理論的要點(diǎn)是：數(shù)字計(jì)算機(jī)的數(shù)制采用二進(jìn)制；計(jì)算機(jī)應(yīng)該按照程序順序執(zhí)行。15C解析：程序控制指令是修改程

5、序計(jì)數(shù)器PC的值，所以能改變程序執(zhí)行的順序。16C解析：對(duì)有關(guān)數(shù)據(jù)加以分類、統(tǒng)計(jì)、分析屬于計(jì)算機(jī)的數(shù)據(jù)處理。17C解析：加法器采用先行進(jìn)位的目的加速傳遞進(jìn)位信號(hào)使加不受因進(jìn)位傳送緩慢速度受限。18C解析：寄存器屬于CPU內(nèi)部，所以與CPU傳輸數(shù)據(jù)最快。19B解析：A存儲(chǔ)器控制器存放數(shù)據(jù)，B控制存儲(chǔ)器存放微程序C主存儲(chǔ)器作用是存放指令和數(shù)據(jù)，并能由中央處理器（CPU）直接隨機(jī)存取。 DCache是主存活躍的副本20B解析：運(yùn)算器由許多部件組成，其核心部分是算術(shù)邏輯單元ALU。21A解析：CPU與主存之間運(yùn)行速度相差一到兩個(gè)數(shù)量級(jí)，所以配置Cache高速緩存來解決這個(gè)問題。22C9BH化為二進(jìn)制為

6、10011011，符號(hào)為為1則此數(shù)為負(fù)數(shù)的補(bǔ)碼轉(zhuǎn)換為原碼是11100101轉(zhuǎn)化為十進(jìn)制數(shù)則為-101。二、填空題(每空1分，共20分)1ASCII碼解析：計(jì)算機(jī)能顯示的字符與字母的編碼通用為ASCII碼2原碼解析：-0的原碼為10000000最高位代表符號(hào) 反碼為11111111，補(bǔ)碼為000000003絕對(duì)值的補(bǔ)碼解析：計(jì)算機(jī)中的運(yùn)算均以補(bǔ)碼運(yùn)算，絕對(duì)值的補(bǔ)碼就是一個(gè)絕對(duì)值的數(shù)的原碼，這樣可以剔出符號(hào)位并且保留數(shù)的絕對(duì)值不變4由硬件自動(dòng)完成的5 2127(1-223)21292128(-21-223) -2127解析原碼 階碼 尾數(shù)最小正數(shù) 111，0.10.0，2-(27-1)（2-1）最

7、大正數(shù) 011，0.111，227-1（1-2-23）最大負(fù)數(shù) 111，1.100，2-(27-1)（-2-1）最小負(fù)數(shù) 011，1.111，227-1（-1+2-23）補(bǔ)碼 階碼 尾數(shù)最小正數(shù) 100，0.100，2-27（2-1）最大正數(shù) 011，0.111，227-1（1-2-23）最大負(fù)數(shù) 100，1.100，2-(27-1)（-2-1）最小負(fù)數(shù) 011，1.000，227-1（-1）6順序程序計(jì)數(shù)器跳躍指令本身790ns280ns解析：當(dāng)流水線各段不均勻時(shí), 機(jī)器的時(shí)鐘周期取決于瓶頸段的延遲 時(shí)間，題中最大延遲為90ns，則時(shí)鐘周期至少為90ns當(dāng)不采用流水線技術(shù)時(shí)，指令所需時(shí)間為所

8、有段延遲之和60+50+90+80=2808運(yùn)算器控制器cache9直接映射 全相連 組相連 三、簡答題(每題5分，共20分)1什么叫指令？什么叫指令系統(tǒng)？（4分）答指令是計(jì)算機(jī)執(zhí)行某種操作的命令，也就是常說的機(jī)器指令。一臺(tái)機(jī)器中所有機(jī)器指令的集合，稱這臺(tái)計(jì)算機(jī)的指令系統(tǒng)。2微操作命令和微操作（4分）答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實(shí)現(xiàn)的最基本操作。3快速緩沖存儲(chǔ)器（4分）答：快速緩沖存儲(chǔ)器是為了提高訪存速度，在CPU和主存之間增設(shè)的高速存儲(chǔ)器，它對(duì)用戶是透明的。只要將CPU最近期需用的信息從主存調(diào)入緩存，這樣CPU每次只須訪問快速緩存就可達(dá)到訪問主存的目的，從而

9、提高了訪存速度。4異步通信與同步通信的主要區(qū)別是什么， 說明通信雙方如何聯(lián)絡(luò)。（8分）答：同步通信和異步通信的主要區(qū)別是前者有公共時(shí)鐘，總線上的所有設(shè)備按統(tǒng)一的時(shí)序，統(tǒng)一的傳輸周期進(jìn)行信息傳輸，通信雙方按約定好的時(shí)序聯(lián)絡(luò)。后者沒有公共時(shí)鐘，沒有固定的傳輸周期，采用應(yīng)答方式通信，具體的聯(lián)絡(luò)方式有不互鎖、半互鎖和全互鎖三種。不互鎖方式通信雙方?jīng)]有相互制約關(guān)系；半互鎖方式通信雙方有簡單的制約關(guān)系；全互鎖方式通信雙方有完全的制約關(guān)系。其中全互鎖通信可靠性最高。四、分析與計(jì)算題（共16分）1解：先通過主頻求出時(shí)鐘周期，再求出機(jī)器周期和平均指令周期，最后通過平均指令周期的倒數(shù)求出平均指令執(zhí)行速度。計(jì)算如下

10、： 時(shí)鐘周期=1/8MHz=0.125×10-6 =125ns 機(jī)器周期=125ns×2=250ns 平均指令周期=250ns×2.5=625ns 平均指令執(zhí)行速度=1/625ns=1.6MIPS          當(dāng)參數(shù)改變后：機(jī)器周期= 125ns×4=500ns=0.5µs  平均指令周期=0.5µs×5=2.5µs &#

11、160;，平均指令執(zhí)行速度=1/2.5µs=0.4MIPS  結(jié)論：兩個(gè)主頻相同的機(jī)器，執(zhí)行速度不一定一樣。2 X-0.1101, Y-0.1011，求XY補(bǔ)解：X補(bǔ)11.0011，-X補(bǔ)00.1101， Y補(bǔ)1.0101 X·Y補(bǔ)0.100011113解：4路組相聯(lián)映射，所以r=2（1）每塊4字，所以b=2；每字32位，所以每字包含4字節(jié),有4個(gè)。Cache容量為8K字節(jié)4*4字節(jié)=512行=29行 所以C=9Cache共分為2c-r=29-2=128組（2）主存容量為16M字節(jié)4*4字節(jié)=1M塊=220塊，所以m=20主存字節(jié)地址主存字節(jié)標(biāo)

12、記組地址塊內(nèi)字地址字內(nèi)字節(jié)地址13c=7b=2 2 m=20 五、設(shè)計(jì)、綜合題（共22分）1解：三地址指令格式：OPA1A2A30000XXXXXXXXXXXX0111XXXXXXXXXXXX二地址指令格式：OPOPA1A210000000XXXXXXXX10111111XXXXXXXX單地址指令格式：OPOPOPA1110000000000XXXX110111111111XXXX零地址指令格式：OPOPOPOP111000000000000011111111111111112解：（1）由于地址總線為18根，數(shù)據(jù)總線為16根，所以最大主存容量=218*16bit（2）共需218*16bit64

13、K*1bit=4*16=64片芯片；若采用異步刷新，則刷新信號(hào)的周期為2ms128=15.625us（3）每塊8B，則Cache容量2K*16bit8B=211*2423*23=29行，即c=9，Cache采用二路組相聯(lián)映射，則r=1。主存容量為218*16bit8B=216塊，即m=16。每塊包含4個(gè)字，每字包含2個(gè)字符。主存字地址主存字塊標(biāo)記組地址塊內(nèi)字地址8 8 2 16 主存字節(jié)地址主存字塊標(biāo)記組地址塊內(nèi)字地址字內(nèi)字節(jié)地址 8 8 21 16 主存地址=462EH= 0100 0110 0010 1110，（00010001，10001011，10）；因此該字映射到Cache的第139組上。心得體會(huì)首先說一下我對(duì)本次出試卷的理解，題目主要分為計(jì)