高速電路信號完整性透徹分析及PCB設(shè)計基礎(chǔ)ppt課件

1、高速電路信號完好性分析及高速電路信號完好性分析及PCBPCB設(shè)計根底設(shè)計根底.內(nèi)容提要1. 信號完好性分析的必要性2. 何謂“高速電路？3. 信號上升時間RT與信號帶寬BW4. 信號完好性分析根底5. 傳輸線的物理根底6. 傳輸線與反射7. 傳輸線與串?dāng)_8. 差分對與差分阻抗9. 高速電路PCB設(shè)計根底10.當(dāng)今流行的PCB設(shè)計工具簡介11.電阻、電容的選型及運用12.PCB設(shè)計要點.參考書目 Eric Bogatin著，李玉山 譯 Howard Johnson著，沈立 譯 劉雷波 譯 王劍宇 編著 .1. 信號完好性分析的必要性信號完好性分析的必要性 電路設(shè)計只存在兩類人： 曾經(jīng)遇到信號完好

2、性問題的人 將要遇到信號完好性問題的人. 物理互連的電阻、電容、電感和傳輸線效應(yīng)影響了系統(tǒng)性能。Eric將后果歸結(jié)為四類SI問題：反射(reflection)；串?dāng)_(crosstalk)；電源噪聲同步開關(guān)SSN、地彈、軌道塌陷；電磁干擾(EMI)。.根據(jù)時鐘頻率clk估算有效帶寬BW BW=5clk (GHz) 保守估計計算信號有效波長：信號在PCB上的速度：6in/ns 判別：假設(shè)信號傳輸長度 L/6 = 1/BW (in)，那么可以以為此電路為高速電路！高速電路的簡單判別方法 6 (in/)nsc()BWHBW G z算例1：時鐘頻率為50MHz，BW=0.25GHz，那么尺寸L大于4in

3、約10cm算例2：時鐘頻率為20MHz，BW=0.10GHz，那么尺寸L大于10in25.4cm 均可以為是高速電路！. 低速信號：集總式思想，以為傳輸線上各點形狀一樣，在分析時可被集中成一點； 高速信號：分布式思想，以為傳輸線上各點形狀不同，在分析時應(yīng)視為不同的多點！.信號上升時間RT 第一種定義為10-90上升時間，即信號從高電平的10%上升到90%所閱歷的時間。 另一種是20-80上升時間，即信號從高電平的20%上升到80%所閱歷的時間。 兩種都被采用，從IBIS模型中可看到這點。對于同一種波形，自然20-80上升時間要更短。 . 信號上升時間RT約為信號周期Tclk的7% 帶寬BW膝頻

4、率Fknee與上升時間RT的關(guān)系： BW = 0.35/RT = 5clk . 信號的上升邊沿越峻峭，上升時間越短，信號的信號的上升邊沿越峻峭，上升時間越短，信號的帶寬越寬！此處時鐘頻率雖然只需帶寬越寬！此處時鐘頻率雖然只需100MHz，但，但其有效帶寬能夠超越其有效帶寬能夠超越500MHz ！ 321751. 隨著信號上升時間RT的減小，反射、串?dāng)_、軌道塌陷、電磁輻射、地彈等問題變得更嚴(yán)重，噪聲問題更難于處理，上一代產(chǎn)品中設(shè)計方案在這一代產(chǎn)品中能夠不適用了。 信號峻峭的上升沿，是產(chǎn)生信號完好性問題的罪魁禍?zhǔn)住?.信號完好性SI定義 信號完好性Signal Integrety， SI最原始的含

5、義：信號能否能堅持其應(yīng)該具有的波形。 信號完好性是指在電路設(shè)計中互連線引起的一切問題，它主要研討互連線的電氣特性參數(shù)與數(shù)字信號的電壓電流波形相互作用后，如何影響到產(chǎn)品性能的問題。 主要表現(xiàn)：對時序的影響、信號振鈴、信號反射、近端串?dāng)_、遠端串?dāng)_、開關(guān)噪聲、非單調(diào)性、地彈、電源反彈、衰減、容性負(fù)載、電磁輻射、電磁干擾等。 信號完好性問題的根源在于信號上升時間的減小。即使布線拓?fù)錁?gòu)造沒有變化，假設(shè)采用了信號上升時間很小的IC芯片，現(xiàn)有設(shè)計也能夠任務(wù)失敗。.研討SI的必要性 原先對方干擾、噪聲的三大經(jīng)典法寶：接地、濾波、屏蔽，顯得感性和粗放對付外擾 在過去的低速時代，電平跳變時信號上升時間較長，器件間

6、的互連線不至于影響電路的功能，沒必要關(guān)懷信號完好性問題。 但在今天的高速時代，隨著IC輸出開關(guān)速度的提高，很多都在皮秒級，不論信號周期如何，幾乎一切設(shè)計都遇到了信號完好性問題。 另外，對低功耗追求使得內(nèi)核電壓越來越低，1.2v內(nèi)核電壓曾經(jīng)很常見了。因此系統(tǒng)能容忍的噪聲余量越來越小，這也使得信號完好性問題更加突出。. 這是一個受反射影響的方波數(shù)字信號，波形的畸變僅僅是反射的結(jié)果，沒有迭加其他噪聲。假設(shè)低電平邏輯小于0.7v，高電平大于2v。對于高電平來說，震蕩的低谷部分能夠會沖到2v以下，此時電路處于不定態(tài)，能夠引起電路誤動作。 .2. 信號完好性分析根底信號完好性分析根底傳輸線的物理根底傳輸線

7、的物理根底傳輸線與反射傳輸線與反射傳輸線與串?dāng)_傳輸線與串?dāng)_差分對與差分阻抗差分對與差分阻抗了解阻抗是了解信號完好性問題的關(guān)鍵。了解阻抗是了解信號完好性問題的關(guān)鍵。 瞬態(tài)阻抗瞬態(tài)阻抗 特性阻抗特性阻抗 可控阻抗可控阻抗.2.1 傳輸線實際傳輸線實際信號途徑信號途徑前往途徑前往途徑信號完好性的許多問題，都是前往途徑設(shè)計不當(dāng)產(chǎn)生的。要仔細設(shè)計信號之外其他途徑的幾何外形。前往途徑有時是個電壓平面，如Vcc或Vdd平面；有時是一個低電壓平面地平面。 . twisted pair 雙絞線 coax 同軸電纜 coplanar 共面線 microstrip 微帶線 embedded microstrip 嵌

8、入微帶線 stripline 帶狀線 asymmetric stripline 非對稱帶狀線 互連中常用的各種均勻傳輸線橫截面舉例 . 信號在傳輸線的傳播實踐上是信號途徑與前往途徑之間的電容在不停地充電！傳輸線的瞬時阻抗傳輸線的瞬時阻抗信號遭到的瞬態(tài)阻抗就是信號電壓信號遭到的瞬態(tài)阻抗就是信號電壓V與電流與電流I的比值！的比值！. 其中： Z 傳輸線的瞬態(tài)阻抗， CL 單位長度電容量， pF/in v 資料中的光速 er 資料的介電常數(shù)傳輸線的瞬時阻抗傳輸線的瞬時阻抗為了堅持良好的信號完好性，最重要方法就是為了堅持良好的信號完好性，最重要方法就是堅持信號遭到的瞬態(tài)阻抗恒定！堅持信號遭到的瞬態(tài)阻抗

9、恒定！. 對于均勻傳輸線，當(dāng)信號在上面?zhèn)鞑r，在任何一處遭到的瞬態(tài)阻抗都是一樣的。在瞬態(tài)阻抗不變時，我們將其稱為特性阻抗。 特性阻抗在數(shù)值上與均勻傳輸線的瞬態(tài)阻抗相等，它是傳輸線的固有屬性，且僅與電容量有關(guān)，而與傳輸線長度、資料特性、介電常數(shù)和單位長度無關(guān)。傳輸線的特性阻抗為：傳輸線的特性阻抗傳輸線的特性阻抗特性阻抗描畫了信號沿傳輸線傳播時所遭到的瞬態(tài)阻特性阻抗描畫了信號沿傳輸線傳播時所遭到的瞬態(tài)阻抗，這是影響傳輸線信號完好性的一個主要要素。抗，這是影響傳輸線信號完好性的一個主要要素。.對前往途徑的了解對前往途徑的了解 任何影響信號電流途徑或前往電流途徑的任何影響信號電流途徑或前往電流途徑的要

10、素都會影響信號遭到的阻抗。無論是對要素都會影響信號遭到的阻抗。無論是對于于PCB板、插頭、還是板、插頭、還是IC封裝，前往途徑封裝，前往途徑都必需像信號途徑一樣仔細設(shè)計。都必需像信號途徑一樣仔細設(shè)計。. 任何干擾電流回路的要素，都會干擾信號并呵斥信號失真，這將損害信號完好性。為了堅持良好的信號完好性，為了堅持良好的信號完好性，控制電流波前沿和電壓波前沿都非常重要。做到這一點的最重最重要方法就是堅持信號遭到的瞬態(tài)阻抗恒定。要方法就是堅持信號遭到的瞬態(tài)阻抗恒定。 提示提示 任何影響信號電流途徑或前往電流途徑的要素都會影響信號遭到的阻抗。無論是對于 PCB 板、插頭、還是 IC 封裝,前往途徑都必需

11、像信號途徑一樣仔細設(shè)計。 假設(shè)前往途徑是一個平面，我們就會問前往電流在哪里流動？電流在平面上是如何分布的？ 要計算需求用二維場求解器。 . 小結(jié)小結(jié) 1. 傳輸線是一種新的根底性理想電路元件，它準(zhǔn)確地描述了均勻橫截面互連線的一切電氣特性。 2. 不再運用“地這個詞， 采用前往途徑這一術(shù)語。 3. 信號在傳輸線中的傳播速度等于導(dǎo)線周圍資料中的光速，它主要由絕緣體的介電常數(shù)決議。 4. 傳輸線的特性阻抗描畫了當(dāng)信號在均勻線上傳輸時所遭到的瞬態(tài)阻抗。 5. 傳輸線的特性阻抗與單位長度電容和信號速度呈現(xiàn)相反的關(guān)系。 .2.2 傳輸線的反射傳輸線的反射 假設(shè)信號沿互連線傳播時所遭到的瞬態(tài)阻抗發(fā)生變化，那

12、么一部分信號將被反射，這一原理正是多數(shù)信號完好性問題產(chǎn)生的主要緣由。. 反射系數(shù)反射系數(shù)其中： Vr 反射電壓 Vi 入射電壓 Z1 信號最初所在區(qū)域的瞬態(tài)阻抗 Z2 信號進入?yún)^(qū)域2 時的瞬態(tài)阻抗 ? 反射系數(shù) 無論什么緣由使瞬態(tài)阻抗發(fā)生了改動，部分信號將沿著與原傳無論什么緣由使瞬態(tài)阻抗發(fā)生了改動，部分信號將沿著與原傳播方向相反的方向反射。將瞬態(tài)阻抗發(fā)生改動的地方稱為阻抗播方向相反的方向反射。將瞬態(tài)阻抗發(fā)生改動的地方稱為阻抗突變。因此，突變。因此，PCB布線多用圓弧、布線多用圓弧、45度拐角，不能用直角！度拐角，不能用直角！.三種反射情況：三種反射情況：.反射實例反射實例知：源電壓1V，內(nèi)阻1

13、0 ，傳輸線的特性阻抗為50 ，時延為1 ns。. -0.56 V信號到達源端后依然會再次反射，反射電壓是+0.37 V。在遠端，總電壓 0.56V + 0.37V + 0.37V 1.3V。 開路處的實踐電壓有時大于源電壓。源電壓僅1V，然而遠端測得的最大電壓是1.68V。高出的電壓是怎樣產(chǎn)生的？它是有傳輸線的分布參數(shù) L、C 的諧振產(chǎn)生的。 在上述情況下，內(nèi)阻小于傳輸線的特性阻抗，源端出內(nèi)阻小于傳輸線的特性阻抗，源端出現(xiàn)的是負(fù)反射，這將引起通常所說的振鈴景象?，F(xiàn)的是負(fù)反射，這將引起通常所說的振鈴景象。改良措施：采用串聯(lián)端接，使信號源內(nèi)阻改良措施：采用串聯(lián)端接，使信號源內(nèi)阻與傳輸線特性阻抗相

14、等！與傳輸線特性阻抗相等！.PCB 板上線條接源端串接電阻40(紅色)、不接源端串聯(lián)端接電阻(藍色)負(fù)載端不同的電壓信號PCB板上的晶振輸出通常要串接一個電阻，為什么？板上的晶振輸出通常要串接一個電阻，為什么？. 通用源端端接戰(zhàn)略通用源端端接戰(zhàn)略 振鈴是由源端和遠端的阻抗突變、兩端之間不斷往復(fù)多次反射引起的。所以，假設(shè)我們至少在一端消除反射，就可以減小振鈴噪聲。 提示提示 控制傳輸線一端或兩端的阻抗，從而減小反射的方法稱為傳輸線的端接。典型的方法是在重要位置上放置一個或多個電阻。 一個驅(qū)動器驅(qū)動一個接納器的情況稱為點對點的拓?fù)錁?gòu)造。圖8.17 例如了端接點對點拓?fù)錁?gòu)造的四種方法。最常用的方法是

15、將電阻串聯(lián)在驅(qū)動器端，這稱為源端串聯(lián)端接。端接電阻與驅(qū)動器內(nèi)阻之和應(yīng)等于傳輸線的特性阻抗。 . 小結(jié)小結(jié) 1. 信號無論在何處遇到阻抗突變，會發(fā)生發(fā)射，傳輸信號會失真。這是單一網(wǎng)絡(luò)信號質(zhì)量問題的主要根源。 2. 一個粗略的閱歷法那么：只需傳輸線的長度(in)比信號上升時間(ns)長，就需求端接，以防止過量的振鈴噪聲。 3. 源端串聯(lián)端接是點對點互連常用端接方式。添加串聯(lián)電阻，并使此電阻器與源阻抗之和等于導(dǎo)線的特性阻抗。 4. 對于涉足信號完好性問題的工程師而言， SPICE 仿真器或行為仿真器是不可短少的。它們可以對由于阻抗突變而產(chǎn)生的多次反射進展仿真。 .2.3 串?dāng)_串?dāng)_串?dāng)_是由電磁耦合構(gòu)成

16、的，耦合分為容性耦合和感性耦合兩種。容性耦合是由于干擾源攻擊線Aggressor上的電壓變化在被干擾對象靜態(tài)線Victim上引起感應(yīng)電流從而導(dǎo)致的電磁干擾。感性耦合那么是由于干擾源上的電流變化產(chǎn)生的磁場在被干擾對象上引起感應(yīng)電壓從而導(dǎo)致的電磁干擾。.容性耦合容性耦合感性耦合感性耦合.串?dāng)_的特點串?dāng)_的特點耦合長度越短，間距越大，串?dāng)_就越小。 電流反向時的串?dāng)_要大于電流同向時的串?dāng)_。 頻率越高，串?dāng)_幅值添加得越快。 信號的上升變化越快，串?dāng)_越大。PCB板層厚度減小時，串?dāng)_有明顯減小。帶狀傳輸線的串?dāng)_要小于微帶傳輸線的串?dāng)_ 假設(shè)給動態(tài)線和靜態(tài)線端接電阻，使之待到阻抗匹配，就能有效抑制串?dāng)_。 . 降低

17、串?dāng)_的措施降低串?dāng)_的措施 串?dāng)_不能夠完全消除，它只能減小。通常減小串?dāng)_的設(shè)計特點包括以下幾個方面： 1. 添加信號途徑之間的間距； 2. 用平面作前往途徑； 3. 使耦合長度盡量短； 4. 在帶狀線層布線； 5. 減小信號途徑的特性阻抗 . 6. 運用介電常數(shù)較低的疊層 7. 在封裝和接插件中不要共用前往引腳； 8. 運用兩端和整條線上有短路過孔的防護布線。 9假設(shè)相鄰層的傳輸線有較嚴(yán)重的耦合存在如層和時，走線時應(yīng)彼此正交。10對于要求嚴(yán)厲的網(wǎng)絡(luò)在系統(tǒng)設(shè)計允許時可以運用差分線技術(shù)，比如系統(tǒng)時鐘信號。 . 2.4 差分信號差分信號 差分信號廣泛運用于小型計算機可晉級接口(SCSI、USB、4等)

18、總線及以太網(wǎng)中；還運用于光纖遠程通訊協(xié)議，如OC-48(STM-16，2.5Gbps 、OC-192(STM-64， 10G)OC-768(STM-256，40G)；以及以雙絞線為主要載體的通訊中。其中一種獲得最廣泛運用的信號(令)方式就是低壓差分信號(LVDS Low Voltage Differential Signaling)。 (一提到差分，就會聯(lián)想到LVDS， PCI Express總線，也是一根一根分開傳) . 1. 1. 差分對最重要的性質(zhì)就是它的橫截面積是恒定不變的，而且它對差分信號有一個恒定的阻抗。這些特性將會保證反射和失真到達最小。(處理反射問題) 2. 2. 差分對第二個

19、重要的性質(zhì)就是每條線上的時延是相同的，從而確保了差分信號邊沿峻峭。假設(shè)兩條傳輸線上出現(xiàn)任何時延差或錯位(skew)，都會使部分差分信號變成共模信號。 3 3傳輸線的長度也必需完全一樣。線的總長度完全一樣能保證傳輸線時延一樣，使錯位最小。. 4. 4. 兩條傳輸線構(gòu)造要完全一樣，線的寬度和兩條線間的介質(zhì)間距也完全一樣。這種特性叫對稱性。一條線上有測試焊盤而另一條沒有，或是一條線上出現(xiàn)了凹槽而另一條卻沒有，這不對稱都會使差分信號變成共模信號。 (與 1比較接近,這時可以以為橫截面曾經(jīng)恒定 ) 5.5.差分對的兩條線間沒有耦合 ，導(dǎo)致對抗噪聲才干下降。與單端相比，線間耦合程度越強，差分信號就越不容易

20、遭到突變和非理想情況的影響。差分對根本要點可以歸納為4 點：等長等長/ / 等截面；對稱等截面；對稱/ / 強耦合強耦合。 . 差分信號的共模干擾差分信號的共模干擾 常用無屏蔽雙絞線纜，比如 5類網(wǎng)線(傳輸速率100Mbps，目前流行超 5 類及 6 類，155Mbps，預(yù)期可用于千兆網(wǎng))。雙絞線對差分信號的電磁輻射很小，但共模電流會輻射，產(chǎn)生 EMI。(共模引起EMI) 無屏蔽雙絞線中的共模電流很容易產(chǎn)生輻射，其輻射電場強度要比 FCC 規(guī)范規(guī)定的強度高 100 多倍。 提示提示 即使無屏蔽雙絞線中存在很少量的共模電流，產(chǎn)品也會因此通不過EMI 認(rèn)證的測試。 . 3. 添加共模扼流器增大共模

21、電流途徑的阻抗。 共模信號扼流器有兩種方式。鐵氧體外形如圖11.47。高導(dǎo)磁率添加流經(jīng)鐵氧體凈電流的電感和阻抗。 對于差分信號，由于差分對兩條中電流大小相等方向相反，所以電流的外部電場和磁場相互抵消。只需共模電流流過鐵氧體并且前往電流在外部時，才有閉合的磁力線穿過鐵氧體，并且磁力線會感遭到一個 串聯(lián)高阻抗(可以了解成大電感添加了串聯(lián)感抗)。減小共模電流，從而能減小輻射。這類鐵氧體扼流器能用于任何電纜的外部，不論是它是雙絞線還是屏蔽電纜。 .3.3.高速電路高速電路PCBPCB設(shè)計根底設(shè)計根底當(dāng)今流行的PCB設(shè)計工具簡介電阻、電容的選型及運用PCB設(shè)計要點. SPICESPICE偏重偏重ICIC

22、的仿真程序的仿真程序 MentorMentor公司：公司：HyperlynxHyperlynx CandenceCandence公司：公司：SpecctraQuestSpecctraQuestSQSQ Ansoft: HFSSAnsoft: HFSS高頻構(gòu)造仿真器、高頻構(gòu)造仿真器、SI2D SI2D AgilentAgilent公司：公司：ADSADS.PCB設(shè)計工具設(shè)計工具l Protel / Altium Designerl Mentor公司l Pads(PowerPCB)l Boardstation(EN)l ExpeditionPCB(WG)l Cadencel Capture和Con

23、cept原理圖l Allegro Layout PlusPCBl Zuken1.PADS Logic+PADS Layout；2.DxDesigner(viewdraw) + Expedition；3.Boardstation。.大公司運用的工具: Intel：Concept+Allegro+ SpecctraQuest Dell：viewdraw+ Allegro + SQ原理圖也有一部分是原理圖也有一部分是Capture Huawei：viewdraw+ Allegro + SpecctraQuest+Expedation ZTE：Concept+Allegro+ SpecctraQues

24、t+Expedation UT：Concept+Allegro+ SpecctraQuest 手機部用的是手機部用的是PowerPCB Csico：Concept+Allegro+ SpecctraQuest Hp：Concept+Allegro+ SpecctraQuest 從從Boardstation轉(zhuǎn)轉(zhuǎn)成成Alllegro 流程流程 Moto：Concept+Allegro+ SpecctraQuest 從從Boardstation轉(zhuǎn)成轉(zhuǎn)成Alllegro 流程流程 .電阻的選擇電阻的選擇在高速電路設(shè)計中，電阻的運用要留意4點電阻的阻值留意上拉電阻的阻值不能太大，由于數(shù)字電路邏輯電平翻轉(zhuǎn)

25、時對電流的需求越來越大電阻的封裝尺寸電阻的額定功率額定電流1/4W: 500mA, 1/8W: 354mA, 1/16W: 250mA電阻的精度.電容的選擇與運用電容的選擇與運用p電容的作用p電荷緩沖池p高頻噪聲的泄放通路p交流耦合p電容是最容易被忽略的器件，很多的設(shè)計失敗，根本緣由就在電容。.電容的等效電路電容的等效電路.電容的電容的ESL分量分量 ESL值取決于電容器件的類型和封裝，在高速電路中，應(yīng)選用ESL小的貼片電容。 應(yīng)多用0612封裝的電容以加強濾波！封裝020104020603080512060612ESL(pH）400550700800125063.電容的頻率特性電容的頻率特性

26、 由于電容分量C和ESL的存在，電容的阻抗隨頻率變化。諧振頻率點由C和ESL共同決議。頻率阻抗諧振點諧振點.濾波電容的選擇濾波電容的選擇 濾波電容的作用是為噪聲提供一條低阻回路。應(yīng)盡量使噪聲頻率落在諧振頻率點。 濾波電容應(yīng)存在多個諧振點高頻+低頻頻率阻抗. 假設(shè)采用同一封裝0603ESL一樣、不同容量的電容來濾波，那么能夠存在以下圖所示的頻率特性：頻率阻抗C6C5. 改良：C5取0603，C6取0402封裝ESL不同，那么可獲得更好的頻率特性：頻率阻抗C6C5.陶瓷電容的選擇陶瓷電容的選擇高速電路中，常用的陶瓷電容種類有：NPO：溫度補償型電容，最穩(wěn)定，-55+125度X7R：-55+125度

27、，+-15%誤差X5R：-55+85度，+-15%誤差Y5V： -30+85度，+22%-82%誤差X7R是去耦運用的最正確選擇介電常數(shù)介于NP0和X5R之間相對于X5R，具有較好的溫度和電壓系數(shù)相對于NPO，具有較高的ESR和較差的溫度和電壓系數(shù)一樣的封裝下，電容值的范圍比NP0寬.鉭鉭(tan)電容的選擇電容的選擇 優(yōu)點：溫度特性好，ESL小，高頻濾波好，容值較大； 缺陷：耐電壓和電流才干較弱，普通要求鉭電容的任務(wù)電壓相對額定電壓降額50%70%運用。 設(shè)計中，可采用多個小容值鉭電容并聯(lián)到達大容值，可添加可靠性和本錢。.低頻大容量電容 通常選用大容量鉭電容，電壓額定值普通為電路額定任務(wù)電壓

28、的2倍 放置位置 時鐘電路附近 輸入/輸出銜接處 大功耗電路附近 遠離電源饋入點的位置.低頻大容量電容的選擇步驟低頻大容量電容的選擇步驟PSWMAXPSWLXF2MAXPSWbypassXFC21n計算電路的最大交變電流In給出電路所允許的最大電源電位差噪聲 Vn計算電路所允許的最大XMAX = V / In給出電源、地分布線的寄生電感LPSWn計算電源、地分布線的最高呼應(yīng)頻率FPSWn計算去耦所需求的最小電容值Cbypassn根據(jù)去耦電容的引腳電感LC，計算其最高呼應(yīng)頻率FbypassCMAXbypassLXF2.高頻去耦電容的選擇步驟高頻去耦電容的選擇步驟rMAXkneeMAXtotTXF

29、XL2totCLLN MAXbypassparallelXFC21n計算系統(tǒng)在高頻下正常任務(wù)所能允許的電感Ltotn給出電容的引腳電感LCn計算并聯(lián)電容的數(shù)目Nn計算并聯(lián)電容值CParalleln計算每一個電容的值Celement.外表貼裝電容的規(guī)劃和布線外表貼裝電容的規(guī)劃和布線 不同的規(guī)劃，產(chǎn)生的寄生電感的數(shù)值相差很大 采用較大的過孔 電容焊盤到過孔的引線應(yīng)盡能夠短和寬.PCB規(guī)范模板規(guī)范模板1. 4層板層板模板模板A： 資料：資料：FR4 阻抗類型：普通特性阻阻抗類型：普通特性阻抗抗 板厚：板厚：2.mm 0.2mm 阻抗設(shè)計線寬：阻抗設(shè)計線寬：9mil 廢品阻抗：廢品阻抗：50 5L1L

30、2L3L45.6 mil60.2 mil5.6 mil0.5oz (SIG)1oz (P/G)1oz (P/G)0.5oz (SIG).PCB規(guī)范模板規(guī)范模板模板模板B： 資料：資料：FR4 阻抗類型：普通特性阻阻抗類型：普通特性阻抗抗 板厚：板厚：1.mm 0.2mm 阻抗設(shè)計線寬：阻抗設(shè)計線寬：6.5mil 廢品阻抗：廢品阻抗：50 5L1L2L3L44.6 mil24 mil4.6 mil0.5oz (SIG)1oz (P/G)1oz (P/G)0.5oz (SIG).PCB規(guī)范模板規(guī)范模板2. 6層板層板模板模板A： 資料：資料：FR4 阻抗類型：普通特性阻抗阻抗類型：普通特性阻抗 板

31、厚：板厚：2.mm 0.2mm 阻抗設(shè)計線寬：阻抗設(shè)計線寬：11mil 廢品阻抗：普通：廢品阻抗：普通：50 5L1L2L3L47.4 mil13 mil7.4 mil0.5oz (SIG)1oz (P/G)1oz (P/G)0.5oz (SIG)20 mil20milL5L61oz (SIG)1oz (P/G).PCB規(guī)范模板規(guī)范模板模板模板B： 資料：資料：FR4 阻抗類型：普通特性阻抗阻抗類型：普通特性阻抗 差分阻抗差分阻抗 板厚：板厚：1.6mm 0.15mm 阻抗設(shè)計線寬：單線：阻抗設(shè)計線寬：單線：10mil 差分：差分：8mil, 間隔間隔12mil 廢品阻抗：普通：廢品阻抗：普通

32、：51 5 差分：差分：100 10L1L2L3L47.2 mil13 mil7.2 mil0.5oz (SIG)1oz (P/G)1oz (P/G)0.5oz (SIG)13 mil13 milL5L61oz (SIG)1oz (P/G).PCB規(guī)范模板規(guī)范模板3. 8層板層板模板模板A： 資料：資料：FR4 阻抗類型：普通特性阻抗阻抗類型：普通特性阻抗 板厚：板厚：2.mm 0.2mm 外層外層 阻抗線寬：阻抗線寬： 9mil, 廢品阻抗：廢品阻抗： 50 5 內(nèi)層內(nèi)層 阻抗線寬：阻抗線寬： 11mil, 廢品阻抗：廢品阻抗： 50 5L1L2L3L45.6 mil9.0 mil9.0 m

33、il0.5oz (SIG)1oz (P/G)1oz (SIG)1oz (P/G)12 mil12 milL5L61oz (P/G)1oz (SIG)5.6 mil1oz (P/G)0.5oz (SIG)12 milL7L8.PCB規(guī)范模板規(guī)范模板模板模板B： 資料：資料：FR4 阻抗類型：普通特性阻抗阻抗類型：普通特性阻抗 差分阻抗差分阻抗 板厚：板厚：2.mm 0.2mm L1,L3,L6,L8: 信號層信號層 L1, L8: 阻抗控制阻抗控制 外層外層 L1: 單線：線寬：單線：線寬： 9.6mi 阻抗：阻抗： 50 L8: 差分：線寬差分：線寬:8mil; 間距：間距：8mil 阻抗：阻

34、抗：100 L1L2L3L45.6 mil6.5 mil6.5 mil0.5oz (SIG)1oz (P/G)1oz (SIG)1oz (P/G)14 mil14 milL5L61oz (P/G)1oz (SIG)5.6 mil1oz (P/G)0.5oz (SIG)14 milL7L8.PCB規(guī)范模板規(guī)范模板模板模板C：適宜短間隔，少量：適宜短間隔，少量10Gb/s信號信號 資料：資料：FR4 阻抗類型：普通特性阻抗阻抗類型：普通特性阻抗 差分阻抗差分阻抗 板厚：板厚：2.mm 0.2mm 外層用于短間隔，少量外層用于短間隔，少量10Gb/s信號信號 L1：單線：單線: 線寬線寬17mil, 阻抗阻抗50 L8: 差分：線寬差分：線寬13mil, 間距間距13mil 阻抗阻抗98 內(nèi)層內(nèi)層 L3,L5: 單線：線寬：單線：線寬：7.8mi, 阻抗阻抗50 差分：線寬差分：線寬: 6.9mil; 間距：間距：13mil 阻抗：阻抗：100 L1L2L3L45.6 mil6.5 mil6.5 mil0.5oz (SIG)1oz (P/G)1oz (SIG)1oz (P/G)14 mil14 milL5L61oz (P/G)1oz (SIG)5.6 mil1o