第七章(新)并行輸入輸出接口

1、編輯ppt1第七章第七章 并行并行I/O接口技術(shù)接口技術(shù)n主要內(nèi)容主要內(nèi)容n1、接口技術(shù)概述、接口技術(shù)概述n2、MCS-51內(nèi)部并行內(nèi)部并行I/O端口端口n3、簡單并行、簡單并行I/O口的擴(kuò)展口的擴(kuò)展n4、8155可編程外圍并行接口芯片的擴(kuò)可編程外圍并行接口芯片的擴(kuò)展展n5、LED/鍵盤接口的擴(kuò)展鍵盤接口的擴(kuò)展編輯ppt27. 1 系統(tǒng)擴(kuò)展、接口概述系統(tǒng)擴(kuò)展、接口概述1、系統(tǒng)擴(kuò)展、系統(tǒng)擴(kuò)展 單片機(jī)雖然各功能部件齊全，但容量較小，如：片內(nèi)單片機(jī)雖然各功能部件齊全，但容量較小，如：片內(nèi)ROM、RAM、I/O口，不夠用時(shí)需要擴(kuò)展，口，不夠用時(shí)需要擴(kuò)展，擴(kuò)展三總線、擴(kuò)展三總線、ROM、RAM、I/O口

2、口。2 、系統(tǒng)接口、系統(tǒng)接口 微機(jī)與外設(shè)連接因微機(jī)與外設(shè)連接因速度不匹配速度不匹配、信號(hào)類型不同信號(hào)類型不同（脈沖、（脈沖、模擬）、模擬）、傳輸方式不同傳輸方式不同（串、并），需要有接口電路實(shí)現(xiàn)（串、并），需要有接口電路實(shí)現(xiàn)電路連接和邏輯聯(lián)接。電路連接和邏輯聯(lián)接。 接口是計(jì)算機(jī)與外設(shè)信息交換的橋梁。接口是計(jì)算機(jī)與外設(shè)信息交換的橋梁。3、接口電路應(yīng)具備的功能、接口電路應(yīng)具備的功能 （1） 輸入有緩沖、輸出有鎖存；輸入有緩沖、輸出有鎖存； （2）有應(yīng)答聯(lián)絡(luò)信號(hào)；）有應(yīng)答聯(lián)絡(luò)信號(hào)； （3）有片選、控制信號(hào)；）有片選、控制信號(hào)； （4）有編程選擇工作方式功能。）有編程選擇工作方式功能。編輯ppt37.

3、 1 系統(tǒng)擴(kuò)展、接口概述系統(tǒng)擴(kuò)展、接口概述4、單片機(jī)系統(tǒng)的擴(kuò)展與接口原理結(jié)構(gòu)、單片機(jī)系統(tǒng)的擴(kuò)展與接口原理結(jié)構(gòu)（如下圖）（如下圖）編輯ppt47.1 擴(kuò)展三總線的產(chǎn)生擴(kuò)展三總線的產(chǎn)生一、三總線一、三總線 地址、數(shù)據(jù)、控制總線地址、數(shù)據(jù)、控制總線二、三總線的擴(kuò)展二、三總線的擴(kuò)展 用用74LS373作為地址作為地址鎖存器，使數(shù)據(jù)和地址信鎖存器，使數(shù)據(jù)和地址信號(hào)分開。號(hào)分開。 74LS373是三態(tài)是三態(tài)8D觸觸發(fā)器。發(fā)器。編輯ppt57.1 擴(kuò)展三總線的產(chǎn)生擴(kuò)展三總線的產(chǎn)生地址總線擴(kuò)展電路及地址鎖存器地址總線擴(kuò)展電路及地址鎖存器74LS373允許允許輸出控制輸出控制編輯ppt67.2MCS-51內(nèi)部并

4、行內(nèi)部并行I/O端口端口MCS-51單片機(jī)有單片機(jī)有4個(gè)雙向并行的個(gè)雙向并行的8位位I/O端口，端口，即即P0P3。P0口為三態(tài)雙向口，可驅(qū)動(dòng)口為三態(tài)雙向口，可驅(qū)動(dòng)8個(gè)個(gè)TTL電路，電路，P1、P2、P3口為準(zhǔn)雙向口（作為輸入時(shí)，口線被拉口為準(zhǔn)雙向口（作為輸入時(shí)，口線被拉成高電平，故稱為準(zhǔn)雙向口），其負(fù)載能力為成高電平，故稱為準(zhǔn)雙向口），其負(fù)載能力為4個(gè)個(gè)TTL電路。電路。編輯ppt71P0口的結(jié)構(gòu)口的結(jié)構(gòu)圖2-3 P0口的一位結(jié)構(gòu)圖D QCLK QMUXP0.n讀讀鎖存器鎖存器內(nèi)部總線內(nèi)部總線寫寫鎖存器鎖存器讀讀引腳引腳地址地址/ /數(shù)據(jù)數(shù)據(jù)控制控制VCCT1T2P0P0口引口引腳腳下圖為下

5、圖為P0口的某位口的某位P0.n(n=07)結(jié)構(gòu)圖，它由一結(jié)構(gòu)圖，它由一個(gè)輸出鎖存器、兩個(gè)三態(tài)輸入緩沖器和輸出驅(qū)動(dòng)電路個(gè)輸出鎖存器、兩個(gè)三態(tài)輸入緩沖器和輸出驅(qū)動(dòng)電路及控制電路組成。從圖中可以看出，及控制電路組成。從圖中可以看出，P0口既可以作為口既可以作為I/O用，也可以作為地址用，也可以作為地址/數(shù)據(jù)線用。數(shù)據(jù)線用。編輯ppt81)P0口作為普通I/O口輸出時(shí)輸出時(shí)CPU發(fā)出控制電平“0 0”封鎖“與”門，將輸出上拉場(chǎng)效應(yīng)管T1截止，同時(shí)使多路開關(guān)MUX把鎖存器與輸出D QCLK QMUXP0.n讀讀鎖存器鎖存器內(nèi)部總線內(nèi)部總線寫寫鎖存器鎖存器讀讀引腳引腳地址地址/ /數(shù)據(jù)數(shù)據(jù)控制控制VCC

6、T1T2P0P0口引口引腳腳編輯ppt9驅(qū)動(dòng)場(chǎng)效應(yīng)管T2柵極接通。故內(nèi)部總線與P0口同相。由于輸出驅(qū)動(dòng)級(jí)是漏極開路電路，若驅(qū)動(dòng)NMOS或其它拉流負(fù)載時(shí)，需要外接上拉電阻。P0的輸出級(jí)可驅(qū)動(dòng)8個(gè)LSTTL負(fù)載。D QCLK QMUXP0.n讀讀鎖存器鎖存器內(nèi)部總線內(nèi)部總線寫寫鎖存器鎖存器讀讀引腳引腳地址地址/ /數(shù)據(jù)數(shù)據(jù)控制控制VCCT1T2P0P0口引口引腳腳編輯ppt10 輸入時(shí)輸入時(shí)-分分讀引腳讀引腳或或讀鎖存器讀鎖存器讀引腳：讀引腳：由傳送指令由傳送指令(MOVMOV)實(shí)現(xiàn)；實(shí)現(xiàn)； 下下面一個(gè)緩沖器用于讀端口面一個(gè)緩沖器用于讀端口引腳引腳數(shù)據(jù)，當(dāng)執(zhí)行一條數(shù)據(jù)，當(dāng)執(zhí)行一條由端口輸入的指令時(shí)

7、，讀脈沖把該三態(tài)緩沖器打開，由端口輸入的指令時(shí)，讀脈沖把該三態(tài)緩沖器打開，這樣端口引腳上的數(shù)據(jù)經(jīng)過緩沖器讀入到內(nèi)部總線。這樣端口引腳上的數(shù)據(jù)經(jīng)過緩沖器讀入到內(nèi)部總線。D QCLK QMUXP0.n讀讀鎖存器鎖存器內(nèi)部總線內(nèi)部總線寫寫鎖存器鎖存器讀讀引腳引腳地址地址/ /數(shù)據(jù)數(shù)據(jù)控制控制VCCT1T2P0P0口引口引腳腳編輯ppt11 輸入時(shí)輸入時(shí)-分分讀引腳讀引腳或或讀鎖存器讀鎖存器讀鎖存器：讀鎖存器：有些指令有些指令 如：如：ANL P0ANL P0，A A稱為稱為“讀讀- -改改- -寫寫” 指令，需要讀鎖存器。指令，需要讀鎖存器。 上上面面一個(gè)緩沖器用于讀端口一個(gè)緩沖器用于讀端口鎖存器鎖

8、存器數(shù)據(jù)。數(shù)據(jù)。D QCLK QMUXP0.n讀讀鎖存器鎖存器內(nèi)部總線內(nèi)部總線寫寫鎖存器鎖存器讀讀引腳引腳地址地址/ /數(shù)據(jù)數(shù)據(jù)控制控制VCCT1T2P0P0口引口引腳腳編輯ppt12*原因：如果此時(shí)該端口的負(fù)載恰是一個(gè)晶體管基極，且原端口輸出值為1，那么導(dǎo)通了的PN結(jié)會(huì)把端口引腳高電平拉低；若此時(shí)直接讀端口引腳信號(hào)，將會(huì)把原輸出的“1”電平誤讀為“0”電平。現(xiàn)采用讀輸出鎖存器代替讀引腳，圖中，上面的三態(tài)緩沖器就為讀鎖存器Q端信號(hào)而設(shè)，讀輸出鎖存器可避免上述可能發(fā)生的錯(cuò)誤。*D QCLK QMUXP0.n讀讀鎖存器鎖存器內(nèi)部總線內(nèi)部總線寫寫鎖存器鎖存器讀讀引腳引腳地址地址/ /數(shù)據(jù)數(shù)據(jù)控制控制

9、VCCT1T2P0P0口引口引腳腳編輯ppt13P0口必須接上拉電阻；口必須接上拉電阻；三態(tài)輸入緩沖器的作用：三態(tài)輸入緩沖器的作用：P0iQ19013VCCGNDOUTPUT編輯ppt14準(zhǔn)雙向口： 從圖中可以看出，在讀入端口數(shù)據(jù)時(shí)，由于輸出驅(qū)動(dòng)FET并接在引腳上，如果T2導(dǎo)通，就會(huì)將輸入的高電平拉成低電平，產(chǎn)生誤讀。所以在端口進(jìn)行輸入操作前，應(yīng)先向端口鎖存器寫“1”，使T2截止，引腳處于懸浮狀態(tài)，變?yōu)楦咦杩馆斎?。這就是所謂的準(zhǔn)雙向口。 D QCLK QMUXP0.n讀讀鎖存器鎖存器內(nèi)部總線內(nèi)部總線寫寫鎖存器鎖存器讀讀引腳引腳地址地址/ /數(shù)據(jù)數(shù)據(jù)控制控制VCCT1T2P0P0口引口引腳腳在讀

10、信號(hào)之前數(shù)據(jù)之前，先要向相應(yīng)的鎖存器做寫在讀信號(hào)之前數(shù)據(jù)之前，先要向相應(yīng)的鎖存器做寫1操作的操作的I/O口稱為準(zhǔn)雙向口；口稱為準(zhǔn)雙向口；編輯ppt152)P02)P0作為作為地址地址/ /數(shù)據(jù)總線數(shù)據(jù)總線 在系統(tǒng)擴(kuò)展時(shí)，在系統(tǒng)擴(kuò)展時(shí)，P0P0端口作為端口作為地址地址/ /數(shù)據(jù)總線數(shù)據(jù)總線使用時(shí)，使用時(shí)，分為：分為： P0P0引腳引腳輸出地址輸出地址/ /數(shù)據(jù)數(shù)據(jù)信息。信息。 D QCLK QMUXP0.n讀讀鎖存器鎖存器內(nèi)部總線內(nèi)部總線寫寫鎖存器鎖存器讀讀引腳引腳地址地址/ /數(shù)據(jù)數(shù)據(jù)控制控制VCCT1T2P0P0口引口引腳腳編輯ppt16 CPU CPU發(fā)出控制電平發(fā)出控制電平“1 1”，打

11、開，打開“與與”門，又使多路開門，又使多路開關(guān)關(guān)MUXMUX把把CPUCPU的的地址地址/ /數(shù)據(jù)總線數(shù)據(jù)總線與與T2T2柵極反相接通，輸出地柵極反相接通，輸出地址或數(shù)據(jù)。由圖上可以看出，上下兩個(gè)址或數(shù)據(jù)。由圖上可以看出，上下兩個(gè)FETFET處于反相，構(gòu)處于反相，構(gòu)成了推拉式的輸出電路，其負(fù)載能力大大增強(qiáng)。成了推拉式的輸出電路，其負(fù)載能力大大增強(qiáng)。D QCLK QMUXP0.n讀讀鎖存器鎖存器內(nèi)部總線內(nèi)部總線寫寫鎖存器鎖存器讀讀引腳引腳地址地址/ /數(shù)據(jù)數(shù)據(jù)控制控制VCCT1T2P0P0口引口引腳腳2)P02)P0作為作為地址地址/ /數(shù)據(jù)總線數(shù)據(jù)總線編輯ppt17 P0 P0引腳引腳輸出地址

12、輸出地址/ /輸入數(shù)據(jù)輸入數(shù)據(jù) 輸入信號(hào)是從引腳通過輸入緩沖器進(jìn)入輸入信號(hào)是從引腳通過輸入緩沖器進(jìn)入內(nèi)部總線內(nèi)部總線。 此時(shí)，此時(shí)，CPU自動(dòng)使自動(dòng)使MUX向下，并向向下，并向P0口寫口寫“1”，“讀引腳讀引腳”控制信號(hào)有效，下面的緩沖器打開，外部數(shù)控制信號(hào)有效，下面的緩沖器打開，外部數(shù)據(jù)讀入內(nèi)部總線。據(jù)讀入內(nèi)部總線。2)P02)P0作為作為地址地址/ /數(shù)據(jù)總線數(shù)據(jù)總線-真正的雙向口D QCLK QMUXP0.n讀讀鎖存器鎖存器內(nèi)部總線內(nèi)部總線寫寫鎖存器鎖存器讀讀引腳引腳地址地址/ /數(shù)據(jù)數(shù)據(jù)控制控制VCCT1T2P0P0口引口引腳腳編輯ppt182 2、P2P2的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)1)P2

13、1)P2口作為口作為普通普通I/OI/O口口D QCLK QMUXP2.n讀鎖存器讀鎖存器內(nèi)部總線內(nèi)部總線寫鎖存器寫鎖存器讀引腳讀引腳地址地址控制控制VCCRTP2口引腳CPUCPU發(fā)出控制電平發(fā)出控制電平“0 0” ，使多路開關(guān)，使多路開關(guān)MUXMUX倒向鎖存倒向鎖存器器輸出輸出Q Q端，構(gòu)成一個(gè)準(zhǔn)雙向口。其功能與端，構(gòu)成一個(gè)準(zhǔn)雙向口。其功能與P1P1相同。相同。編輯ppt19 2.P2 2.P2口作為口作為地址總線地址總線 在系統(tǒng)擴(kuò)展片外在系統(tǒng)擴(kuò)展片外程序存儲(chǔ)器程序存儲(chǔ)器擴(kuò)展數(shù)據(jù)存儲(chǔ)器且容量超過擴(kuò)展數(shù)據(jù)存儲(chǔ)器且容量超過256B 256B ( (用用MOVX DPTRMOVX DPTR指令指

14、令) )時(shí)，時(shí)，CPUCPU發(fā)出控制電平發(fā)出控制電平“1 1”，使多路，使多路開關(guān)開關(guān)MUXMUX倒倒內(nèi)部地址線內(nèi)部地址線。此時(shí)，。此時(shí)，P2P2輸出高輸出高8 8位地址。位地址。D QCLK QMUXP2.n讀鎖存器讀鎖存器內(nèi)部總線內(nèi)部總線寫鎖存器寫鎖存器讀引腳讀引腳地址地址控制控制VCCRTP2口引腳編輯ppt203. P13. P1口、口、P3P3口的內(nèi)部結(jié)構(gòu)口的內(nèi)部結(jié)構(gòu) P1口的一位的結(jié)構(gòu) 它由一個(gè)輸出鎖存器、兩個(gè)三態(tài)輸入緩沖器和輸出驅(qū)動(dòng)電路組成-準(zhǔn)雙向口。D QD QCLK QCLK QP1.nP1.n讀讀鎖存器鎖存器內(nèi)部總線內(nèi)部總線寫寫鎖存器鎖存器讀讀引腳引腳VCCRT TP1口引

15、腳編輯ppt21P3的內(nèi)部結(jié)構(gòu)D QD QCLK QCLK QP3.nP3.n讀讀鎖存器鎖存器內(nèi)部總線內(nèi)部總線寫鎖存器寫鎖存器讀讀引腳引腳VCCRT TP3口引腳第二第二輸入功能輸入功能第二第二輸出功能輸出功能一、作為通用I/O口與P1口類似-準(zhǔn)雙向口(W=1)W編輯ppt22P3的內(nèi)部結(jié)構(gòu)二、第二功能(Q=1)此時(shí)引腳部分輸入(Q=1、W=1) ,部分輸出(Q=1、W輸出) 。D QD QCLK QCLK QP3.nP3.n讀讀鎖存器鎖存器內(nèi)部總線內(nèi)部總線寫鎖存器寫鎖存器讀讀引腳引腳VCCRT TP3口引腳第二第二輸入功能輸入功能第二第二輸出功能輸出功能W編輯ppt23第二功能各引腳功能定義

16、：P3.0：RXD串行口輸入P3.1：TXD串行口輸出P3.2：INT0外部中斷0輸入P3.3：INT1外部中斷1輸入P3.4：T0定時(shí)器0外部輸入P3.5：T1定時(shí)器1外部輸入P3.6：WR外部寫控制P3.7：RD外部讀控制編輯ppt24綜上所述：當(dāng)綜上所述：當(dāng)P0作為作為I/O口使用時(shí)，特別是作為輸出口使用時(shí)，特別是作為輸出時(shí)，輸出級(jí)屬于開漏電路，必須外接上拉電阻才會(huì)有高電時(shí)，輸出級(jí)屬于開漏電路，必須外接上拉電阻才會(huì)有高電平輸出；如果作為輸入，必須先向相應(yīng)的鎖存器寫平輸出；如果作為輸入，必須先向相應(yīng)的鎖存器寫“1”，才不會(huì)影響輸入電平。才不會(huì)影響輸入電平。當(dāng)當(dāng)CPU內(nèi)部控制信號(hào)為內(nèi)部控制信

17、號(hào)為“1”時(shí)，時(shí)，P0口作為地址口作為地址/數(shù)據(jù)數(shù)據(jù)總線使用，這時(shí)，總線使用，這時(shí)，P0口就無法再作為口就無法再作為I/O口使用了?？谑褂昧?。編輯ppt25P1、P2 和和P3 口為準(zhǔn)雙向口口為準(zhǔn)雙向口, 在內(nèi)部差別不大在內(nèi)部差別不大, 但使但使用功能有所不同。用功能有所不同。 P1口是用戶專用口是用戶專用 8 位準(zhǔn)雙向位準(zhǔn)雙向I/O口口, 具有通用輸入具有通用輸入/輸輸出功能出功能, 每一位都能獨(dú)立地設(shè)定為輸入或輸出。當(dāng)有輸出每一位都能獨(dú)立地設(shè)定為輸入或輸出。當(dāng)有輸出方式變?yōu)檩斎敕绞綍r(shí)方式變?yōu)檩斎敕绞綍r(shí), 該位的鎖存器必須寫入該位的鎖存器必須寫入“1”, 然后才然后才能進(jìn)入輸入操作。能進(jìn)入輸

18、入操作。 P2口是口是 8 位準(zhǔn)雙向位準(zhǔn)雙向I/O口。外接口。外接I/O設(shè)備時(shí)設(shè)備時(shí), 可作為擴(kuò)可作為擴(kuò)展系統(tǒng)的地址總線展系統(tǒng)的地址總線, 輸出高輸出高8位地址位地址, 與與P0 口一起組成口一起組成 16 位地址總線。位地址總線。 對(duì)于對(duì)于 8031 而言而言, P2 口一般只作為地址總線口一般只作為地址總線使用使用, 而不作為而不作為I/O線直接與外部設(shè)備相連。線直接與外部設(shè)備相連。 I/O口的直接輸入輸出：即口的直接輸入輸出：即P0、P1、P2、P3作為輸入輸作為輸入輸出口使用（見出口使用（見P244，例，例7.1）編輯ppt264. 簡單并行簡單并行I/O口的擴(kuò)展口的擴(kuò)展 在稍微大的系

19、統(tǒng)，單片機(jī)片的并行口便不夠用，在稍微大的系統(tǒng)，單片機(jī)片的并行口便不夠用，需要擴(kuò)展。需要擴(kuò)展。 所謂簡單擴(kuò)展，就是使用通用的所謂簡單擴(kuò)展，就是使用通用的74系列的系列的TTL或或4000系列的系列的CMOS芯片擴(kuò)展，芯片擴(kuò)展，在此再次聲明：在此再次聲明：擴(kuò)展的輸出接口必須具備鎖存功能；輸入接口必?cái)U(kuò)展的輸出接口必須具備鎖存功能；輸入接口必須具備緩沖功能。須具備緩沖功能。 編輯ppt277.4 簡單并行簡單并行I/O口的擴(kuò)展口的擴(kuò)展簡單簡單I/O接口的擴(kuò)展方法接口的擴(kuò)展方法 常用常用74LS244作輸入接口芯片作輸入接口芯片，起緩沖作用，起緩沖作用，/G有效，有效，244直通，直通，否則高阻否則高阻

20、；用用74LS273作輸出接口芯片，起鎖存作用，作輸出接口芯片，起鎖存作用，CLK下降沿鎖存。下降沿鎖存。編輯ppt28擴(kuò)展的輸入輸出口地址均為：擴(kuò)展的輸入輸出口地址均為：P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 0 除了除了P2.0以外均取以外均取1，則擴(kuò)展的輸入輸出口地址寫成，則擴(kuò)展的輸入輸出口地址寫成16進(jìn)制數(shù)均為：進(jìn)制數(shù)均為： FEFFH 上面電路的功能是：按下某鍵，對(duì)應(yīng)的上面電路的功能是：按下某鍵，對(duì)應(yīng)的LED發(fā)光。發(fā)光。其程序?yàn)椋浩涑绦驗(yàn)椋?MOV DPTR，#0F

21、EFFHLP：MOVX A，DPTR MOVX DPTR，A SJMP LP編輯ppt297.4 擴(kuò)展擴(kuò)展8155可編程外圍并行接口芯片可編程外圍并行接口芯片關(guān)于關(guān)于Intel的的8155/8156：是一多功能的可編程外是一多功能的可編程外圍接口芯片，內(nèi)部資源圍接口芯片，內(nèi)部資源有有256B的的RAM，2個(gè)個(gè)8位、位、1個(gè)個(gè)6位的位的I/O口口和和1個(gè)個(gè)14位的位的“減減1”計(jì)數(shù)器計(jì)數(shù)器。40腳雙列直插封裝。腳雙列直插封裝。 編輯ppt30n7. 4. 1 8155的結(jié)構(gòu)與引腳的結(jié)構(gòu)與引腳編輯ppt317. 4. 2 8155的的RAM和和I/O口地址口地址 其地址按片外其地址按片外RAM統(tǒng)一

22、編址（統(tǒng)一編址（16位）。位）。CE、IO/M接單接單片機(jī)的高片機(jī)的高8位地址。位地址。一、一、I/O口（即片內(nèi)寄存器）地址口（即片內(nèi)寄存器）地址 CE=0、IO/M=1，低，低3位選擇寄存器位選擇寄存器編輯ppt32二、二、256B RAM的地址的地址 CE=0、IO/M=0，由高，由高8位地址控制；低位地址控制；低8位選擇位選擇RAM的的256個(gè)存儲(chǔ)單元。個(gè)存儲(chǔ)單元。7. 4. 3 8155的寄存器（的寄存器（6個(gè)）個(gè)）編輯ppt33一、命令寄存器一、命令寄存器 地址：地址：*000B輸入輸入輸出輸出PC3PC5出出編輯ppt34二、狀態(tài)寄存器二、狀態(tài)寄存器 1、地址、地址：*000B 2

23、、格式及各位的意義、格式及各位的意義編輯ppt35三、三、PA寄存器寄存器 是是PA口引腳口引腳PA0PA7的映射的映射 地址地址：*001B四、四、PB寄存器寄存器 是是PB口引腳口引腳PB0PB7的映射的映射 地址地址：*010B五、五、PC寄存器寄存器 是是PC口引腳口引腳PC0PC7的映射的映射 地址地址：*011B編輯ppt36六、定時(shí)器六、定時(shí)器/計(jì)數(shù)器寄存器計(jì)數(shù)器寄存器 是一是一14位計(jì)數(shù)器，對(duì)應(yīng)有兩個(gè)寄存器，最高兩位設(shè)定輸位計(jì)數(shù)器，對(duì)應(yīng)有兩個(gè)寄存器，最高兩位設(shè)定輸出波形。出波形。1、地址：、地址：兩個(gè)寄存器的地址分別為：兩個(gè)寄存器的地址分別為：*100B2、寄存器格式、寄存器格

24、式 *101B編輯ppt37M2M1的意義的意義（決定輸出波形）（決定輸出波形）：計(jì)數(shù)器減1回零時(shí)自動(dòng)裝入初值，所以能輸出連續(xù)波形編輯ppt387. 4. 4 8155芯片的使用芯片的使用一、作片外一、作片外256B RAM用用 低低8位地址范圍為：位地址范圍為：00HFFH二、作擴(kuò)展二、作擴(kuò)展I/O口用口用 PA口、口、PB 口、口、PC 口口注意：工作方式、地址注意：工作方式、地址三、作定時(shí)器擴(kuò)展用三、作定時(shí)器擴(kuò)展用 一般先寫計(jì)數(shù)常數(shù)，再寫命令字一般先寫計(jì)數(shù)常數(shù)，再寫命令字。編輯ppt397. 4. 5 8031與與8155的接口及簡單編程的接口及簡單編程一、一、8031與與8155的連接方法的連接方法編輯ppt407.4 擴(kuò)展擴(kuò)展8155可編程外圍并行接口芯片可編程外圍并行接口芯片n8155的具體地址的具體地址P2.7=0P2.0=0P2.7=0P2.0=1P2.1P2.6均取均取1編輯ppt417.4 擴(kuò)展擴(kuò)展8155可編程外圍并行接口芯片可編程外圍并行接口芯片二、二、8155的基本操作程序段的基本操作程序段 1、對(duì)、對(duì)8155中的中的RAM進(jìn)行操作進(jìn)行操