福建工程學(xué)院計(jì)算機(jī)結(jié)構(gòu)與組成期末考試重點(diǎn)

1、第一章 計(jì)算機(jī)層次結(jié)構(gòu)：數(shù)字邏輯層（使用何種線路存儲信息、傳輸信息、運(yùn)算和加工信息等）->微體系結(jié)構(gòu)層（為了執(zhí)行指令，需要設(shè)置哪些功能部件，這些部件如何組成和怎樣運(yùn)行等）->指令系統(tǒng)層（是硬件系統(tǒng)設(shè)計(jì)、實(shí)現(xiàn)的最基本最重要的依據(jù)、節(jié)省硬件資源和有利于提高程序運(yùn)行效率同時(shí)用于設(shè)計(jì)軟件程序）->操作系統(tǒng)層（主要負(fù)責(zé)計(jì)算機(jī)系統(tǒng)中的資源管理與分配，以及向使用者和程序設(shè)計(jì)人員提供簡單、方便、高效的服務(wù)）->匯編語言層->高級語言層->應(yīng)用層計(jì)算機(jī)硬件系統(tǒng)由五大功能部件組成，包括：運(yùn)算器、控制器、存儲器（高速緩存、主存儲器、虛擬存儲器）、輸入設(shè)備、輸出設(shè)備！運(yùn)算器部件是計(jì)

2、算機(jī)中進(jìn)行數(shù)據(jù)加工的部件，其主要功能包括：1. 執(zhí)行數(shù)值數(shù)據(jù)的加減乘除等算術(shù)運(yùn)算，執(zhí)行邏輯數(shù)據(jù)的與或非等邏輯運(yùn)算，由一個(gè)被稱為 ALU 的線路完成。 2. 暫時(shí)存放參加運(yùn)算的數(shù)據(jù)和中間結(jié)果，由多個(gè)通用寄存器和乘商寄存器承擔(dān)。3. 運(yùn)算器通常也是數(shù)據(jù)傳輸?shù)耐??？刂破魇怯?jì)算機(jī)中控制執(zhí)行指令的部件，向計(jì)算機(jī)各功能部件提供每一時(shí)刻協(xié)同運(yùn)行所需要的控制信號：1. 正確分析與執(zhí)行每條指令：取指令>分析指令>執(zhí)行指令。2. 保證指令按規(guī)定序列自動(dòng)連續(xù)地執(zhí)行。3. 對各種異常情況和請求及時(shí)響應(yīng)和處理。存儲器：由高速緩沖存儲器、主存儲器、虛擬存儲器所組成的多級存儲器系統(tǒng)，是計(jì)算機(jī)中用于存儲程序和

3、數(shù)據(jù)的部件。 這三級存儲器各自的功能分工、所用的存儲介質(zhì)的工作原理和特性各不相同。輸入設(shè)備是向計(jì)算機(jī)中送入程序和數(shù)據(jù)的具有一定獨(dú)立功能的設(shè)備，通過 接口 和 總線與計(jì)算機(jī)主機(jī)連通，用于人機(jī)交互聯(lián)系，如計(jì)算機(jī)鍵盤和鼠標(biāo)等。 輸出設(shè)備是計(jì)算機(jī)中用于送出計(jì)算機(jī)內(nèi)部信息的設(shè)備，例如打印機(jī)、顯示器等。計(jì)算機(jī)系統(tǒng)的軟件分為：系統(tǒng)軟件、應(yīng)用軟件軟硬件關(guān)系：計(jì)算機(jī)的硬件、軟件二者相互依存，分工互動(dòng)，缺一不可，硬件是計(jì)算機(jī)系統(tǒng)中保存與運(yùn)行軟件程序的基礎(chǔ)，軟件則是指揮硬件完成預(yù)期處理功能的命令。計(jì)算機(jī)系統(tǒng)主要的性能指標(biāo)：計(jì)算機(jī)字長（CPU 一次能處理數(shù)據(jù)的位數(shù)與 CPU 中的 寄存器位數(shù) 有關(guān)）、CPU速度（1、

4、主頻2、CPU每秒能執(zhí)行的指令條數(shù)MIPS）、存儲容量（存放二進(jìn)制信息的總位數(shù)）、內(nèi)存儲器的存取周期和外存儲器的數(shù)據(jù)傳送速率、輸入輸出設(shè)備的入出速度、計(jì)算機(jī)內(nèi)部的并行處理能力第二章交換律 A+B=B+A AB=BA結(jié)合律 A+(B+C)=(A+B)+C A(BC)=(AB)C分配律 A+BC=(A+B)(A+C) A(B+C)=AB+AC吸收律 A+AB=A A(AB)=AB A+AB=A+B (A+B)(A+C)=A+BC反演律 AB=A+B A+B=A B半加器不考慮進(jìn)位， 組合邏輯電路：電路的輸出僅決定于該電路當(dāng)前輸入的狀態(tài)，與電路以前的狀態(tài)（以前的輸入信號或操作過程無關(guān)，即無記憶功能。

5、v 時(shí)序邏輯電路：含有觸發(fā)器記憶功能的電路電路的輸出狀態(tài)不僅與當(dāng)前輸入信號的狀態(tài)有關(guān)，還與電路以前的狀態(tài)（以前的輸入信號或操作過程）有關(guān)。第三章 計(jì)算機(jī)為什么要用二進(jìn)制：1、符號個(gè)數(shù)少，物理上容易實(shí)現(xiàn)，即容易找到具有穩(wěn)定狀態(tài)且方便控制，容易用兩個(gè)狀態(tài)表示0、1；2、與邏輯的真假兩個(gè)值相對應(yīng)，易于邏輯判斷；3、二進(jìn)制編碼、計(jì)數(shù)和算術(shù)運(yùn)算規(guī)則簡單，易于電路實(shí)現(xiàn)，為提高計(jì)算機(jī)運(yùn)算速度和降低使用成本奠定基礎(chǔ)。 數(shù)字化編碼的兩大要素：基本符號的種類和這些符號的組合規(guī)則 原碼、反碼、補(bǔ)碼；補(bǔ)碼運(yùn)算；溢出判斷：正數(shù)的原碼=反碼=補(bǔ)碼，負(fù)數(shù)補(bǔ)碼=反碼+1，兩個(gè)正數(shù)和為負(fù)數(shù)正溢出，兩個(gè)負(fù)數(shù)相加為正數(shù)負(fù)溢出。正+

6、正得負(fù)；負(fù)+負(fù)得正；正-負(fù)得負(fù)；負(fù)-正得正數(shù)值位有向符號位的進(jìn)位，但符號位不產(chǎn)生向更高位的進(jìn)位；或數(shù)值位沒有向符號位的進(jìn)位，但符號位有向更高位的進(jìn)位（雙進(jìn)位判斷、異或門實(shí)現(xiàn)）雙符號位的值為 01 或 10奇偶校驗(yàn)碼原理：在K位有效信息位之外增加1位校驗(yàn)，使K+1位碼字中的1的個(gè)數(shù)保持為偶數(shù)（偶校驗(yàn)）或 奇數(shù)（奇校驗(yàn)）海明碼計(jì)算校驗(yàn)位的位數(shù)：假設(shè)有效信息位為k位，增加r位校驗(yàn)位，構(gòu)成n=k+r位海明碼字。若要求海明碼能糾正一位錯(cuò)誤，用r位校驗(yàn)位產(chǎn)生的2r個(gè)狀態(tài)表明有無出錯(cuò)及錯(cuò)誤位置，則要求r滿足： 2 r k + r + 1（檢一糾一）如果要求能糾正一位錯(cuò)誤，并能同時(shí)發(fā)現(xiàn)兩位錯(cuò)誤，則應(yīng)滿足 2

7、r k + r + 2 （2 r-1 k + r）（檢二糾一）舉例8位編碼數(shù)據(jù)位，計(jì)算有4位糾正位P4=D7ÅD6ÅD5ÅD4P3=D7ÅD3ÅD2ÅD1P2=D6ÅD5ÅD3ÅD2ÅD0P1= D6ÅD4ÅD3ÅD1ÅD0監(jiān)督表達(dá)式:S4=P4ÅD7ÅD6ÅD5ÅD4S3=P3ÅD7ÅD3ÅD2ÅD1S2=P2ÅD6ÅD5ÅD3ÅD2&

8、#197;D0S1=P1ÅD6ÅD4ÅD3ÅD1ÅD0 若S4S3S2S1=0000，則信息正確。否則，表示Hi位出錯(cuò)i=S4S3S2S1的十進(jìn)制數(shù)值。 第四章運(yùn)算器是計(jì)算機(jī)五大功能部件之一，在控制器的指揮控制下，完成指定給它的運(yùn)算處理功能(算術(shù)、邏輯運(yùn)算)，由一個(gè)被稱為 ALU 的線路完成； 暫時(shí)存放參加運(yùn)算的數(shù)據(jù)和中間結(jié)果，由多個(gè)通用寄存器和乘商寄存器承擔(dān)；也是CPU內(nèi)部數(shù)據(jù)傳送的重要通路。 運(yùn)算器通常包括定點(diǎn)運(yùn)算器和浮點(diǎn)運(yùn)算器兩種類型：定點(diǎn)運(yùn)算器：完成對整數(shù)類型數(shù)據(jù)的算術(shù)運(yùn)算、邏輯類型數(shù)據(jù)的邏輯運(yùn)算浮點(diǎn)運(yùn)算器：完成對浮點(diǎn)類型數(shù)據(jù)的算術(shù)運(yùn)算

9、 定點(diǎn)運(yùn)算器功能：1、完成算術(shù)與邏輯運(yùn)算功能 2、暫存參加運(yùn)算的數(shù)據(jù)和中間結(jié)果 3、乘除法運(yùn)算的硬件線路支持 4、作為處理機(jī)內(nèi)部數(shù)據(jù)通路（Data Path） 定點(diǎn)運(yùn)算器的基本組成： 算術(shù)邏輯運(yùn)算單元ALU：核心部件，位數(shù)取決于機(jī)器字長，通常為16、32、64位，將關(guān)系到處理數(shù)據(jù)的能力。 暫存器：用來存放參與計(jì)算的數(shù)據(jù)及運(yùn)算結(jié)果，它只對硬件設(shè)計(jì)者可見，即只被控制器硬件邏輯控制或微程序所訪問 。 通用寄存器堆：用于存放程序中用到的數(shù)據(jù)，它可以被軟件設(shè)計(jì)者所訪問。寄存器個(gè)數(shù)將影響讀寫存儲器的頻率，將影響系統(tǒng)的運(yùn)行速度。 標(biāo)志寄存器：用來保存ALU操作結(jié)果的某些狀態(tài)，這種狀態(tài)可作為外界對操作進(jìn)行分析

10、的一個(gè)依據(jù)，也可以用于判斷程序是否要轉(zhuǎn)移的條件，該寄存器通常也稱為狀態(tài)寄存器。 內(nèi)部總線：用于連接各個(gè)部件的信息通道。 、 片與片的連接串行方式傳送用時(shí)長，影響系統(tǒng)性能并行進(jìn)位 （運(yùn)算時(shí)同時(shí)得到自己的進(jìn)位信號）采用并行進(jìn)位的目的是提高加法器的運(yùn)算速度。浮點(diǎn)運(yùn)算器IEEE 754標(biāo)準(zhǔn)格式化浮點(diǎn)數(shù)的實(shí)際公式是： N=() S *（1+M）*2（E127）S符號位，M是尾數(shù)（一般1.幾取后面的0.幾）IEEE 754不使用隱藏位，階碼移128浮點(diǎn)數(shù)的實(shí)際公式是： N=() S *M *2（E128）第五章 用于組成計(jì)算機(jī)程序、指示計(jì)算機(jī)硬件執(zhí)行某項(xiàng)運(yùn)算或操作功能的命令叫指令 硬件系統(tǒng)用于實(shí)現(xiàn)每條指令

11、的功能，解決指令之間的連接關(guān)系； 軟件由按一定規(guī)則組織起來的許多條指令組成，完成一定的數(shù)據(jù)運(yùn)算或者事務(wù)處理功能。 指令系統(tǒng)優(yōu)劣是一個(gè)計(jì)算機(jī)系統(tǒng)是否成功的關(guān)鍵因素。 對指令系統(tǒng)的要求 完備性: 指令齊全，編程方便 高效性：占內(nèi)存少，運(yùn)行速度快 規(guī)整性：指令和數(shù)據(jù)使用規(guī)則統(tǒng)一、簡單，易學(xué)易記 兼容性：新舊機(jī)指令軟件兼容 機(jī)器語言是計(jì)算機(jī)硬件能直接識別和運(yùn)行的指令的集合,是二進(jìn)制碼組成的指令，用機(jī)器語言設(shè)計(jì)程序基本不可行。 匯編語言是對計(jì)算機(jī)機(jī)器語言進(jìn)行符號化處理的結(jié)果,再增加一些為方便程序設(shè)計(jì)而實(shí)現(xiàn)的擴(kuò)展功能。 高級語言又稱算法語言，它的實(shí)現(xiàn)思路，不再是過分地“靠攏”計(jì)算機(jī)硬件的指令系統(tǒng)，而是著重

12、面向解決實(shí)際問題所用的算法，瞄準(zhǔn)的是如何使程序設(shè)計(jì)人員能夠方便地寫出處理問題和解題過程的程序，力爭使程序設(shè)計(jì)工作的效率更高。 指令是由操作碼和操作數(shù)地址兩部分組成的 操作碼：用來指明該指令所要完成的操作，如加法、減法、傳送、移位、轉(zhuǎn)移等等。 操作數(shù)：用來尋找運(yùn)算所需要的操作數(shù)（源操作數(shù)和目的操作數(shù)）。 操作碼的組織與編碼 1.操作碼長度固定：將操作碼集中放在指令字的一個(gè)字段內(nèi)。這種格式便于硬件設(shè)計(jì)，指令譯碼時(shí)間短，廣泛應(yīng)用于字長較長的、大中型計(jì)算機(jī)和超級小型計(jì)算機(jī)以及RISC中。 2.操作碼長度不固定：指令操作碼分散在指令字的不同字段中。 3.交叉安排：操作碼字段與操作數(shù)字段有所交叉 操作數(shù)類

13、型 存儲器類型：操作數(shù)存放在主存中，A為其地址信息 寄存器類型：操作數(shù)存放在CPU的通用寄存器中，A為寄存器號 立即數(shù)類型：操作數(shù)存放在指令（地址字段）中 外圍設(shè)備（接口）寄存器：通過端口地址操作 指令功能的分類：算術(shù)與邏輯運(yùn)算類指令、移位操作類指令、數(shù)據(jù)傳送類指令、轉(zhuǎn)移類指令，子程序調(diào)用與返回指令、輸入輸出指令、特權(quán)指令、其它指令。 主要尋址方式： 1. 立即數(shù)尋址：所需的一個(gè)操作數(shù)在指令的地址字段部分直接給出。例：操作數(shù) 1234H，這里的 H 表示 1234 是 16 進(jìn)制的值 2. 直接尋址：在指令的地址碼字段，直接給出所需的操作數(shù)(或指令) 在存儲器中的地址。例：Addr = 571

14、8H，5718H = 3，則用 5718H作地址，從內(nèi)存儲器單元中讀出的操作數(shù)就是 3。 3. 寄存器尋址、寄存器間接尋址 4. 變址尋址:操作數(shù)的地址由指定的變址寄存器（由Reg指定）的內(nèi)容和指令中的變址偏移量（Disp）相加得到,例：LDRX R0，OffsetR5;Offset=18H，Reg=5，(R5)=5700H,則操作數(shù)地址 = 5718H 5. 相對尋址：指令的地址由程序計(jì)數(shù)器 PC 的內(nèi)容（即當(dāng)前執(zhí)行指令的地址）和指令的相對尋址偏移量相加得到，【例】JR 48H ;Disp = 48H,(PC) = 5600H則實(shí)際地址 = 5648H 6. 間接尋址：指令的地址碼字段給出的

15、內(nèi)容既不是操作數(shù)，也不是操作數(shù)的地址，而是操作數(shù)（或指令）地址的地址，這被稱為間接尋址方式，多一次讀內(nèi)存儲器的操作。 7. 基址尋址：在計(jì)算機(jī)中設(shè)置一個(gè)專用的基址寄存器，操作數(shù)（或指令）的地址通過基址寄存器的內(nèi)容和指令中的地址碼相加得到，【例】Disp= 18H，BS= 5700H則操作數(shù)地址=5718H 8. 堆棧尋址 第六章 計(jì)算機(jī)的功能：是執(zhí)行程序（依次排列起來的指令代碼） 控制器的功能：正確地分步完成每一條指令規(guī)定的功能, 正確且自動(dòng)地連續(xù)執(zhí)行指令; 控制器的組成 1）程序計(jì)數(shù)器（PC）：提供指令在內(nèi)存中的地址，可以增量或接收下一條要執(zhí)行的指令地址。 2）指令寄存器（IR）：保存讀取的

16、指令內(nèi)容。 3）指令步驟標(biāo)記線路: 標(biāo)記出每條指令的各個(gè)執(zhí)行步驟的相對次序關(guān)系。 4）時(shí)序控制信號產(chǎn)生部件：給出計(jì)算機(jī)各功能部件協(xié)同運(yùn)行所需要的控制信號。（各部件包括運(yùn)算器部件、主存儲器部件、總線及輸入/輸出接口(輸入/輸出設(shè)備) 、也包括控制器部件） 控制器的分類 硬連線的控制器：基本原理是根據(jù)指令的要求、當(dāng)前的時(shí)序及外部和內(nèi)部的狀態(tài)情況，按時(shí)間的順序發(fā)送一系列微操作控制信號。它由復(fù)雜的組合邏輯門電路和一些觸發(fā)器構(gòu)成，因此又稱為組合邏輯控制器，或常規(guī)邏輯控制器。提供信號：生成法：將操作碼和微操作序號作為輸入，寫出控制信號和下一微操作序號的邏輯表達(dá)式，然后，用相應(yīng)的邏輯器件實(shí)現(xiàn)。微程序的控制器

17、：思想就是每條機(jī)器指令的功能都用一段相應(yīng)的微程序來實(shí)現(xiàn)，在微程序設(shè)計(jì)中充分運(yùn)用了軟件的程序設(shè)計(jì)技術(shù)，使得微程序流程中也有微程序分支、微程序循環(huán)、微子程序等。提供信號：查表法：將每一操作碼的每個(gè)微操作對應(yīng)的全部控制信號和下一操作步驟事先存儲在控制存儲器中，需要的時(shí)候從控制存儲器中讀出。硬連線的控制器組成：程序計(jì)數(shù)器PC、指令寄存器IR、脈沖源、啟?？刂七壿嫼凸?jié)拍發(fā)生器、時(shí)序控制信號產(chǎn)生部件節(jié)拍發(fā)生器的作用：是用多位觸發(fā)器的輸出信號的不同組合狀態(tài)來標(biāo)識每條指令的不同執(zhí)行步驟。遵循的原則是：盡量做到從當(dāng)前節(jié)拍切換到下一個(gè)節(jié)拍時(shí)，只有一個(gè)觸發(fā)器的狀態(tài)發(fā)生變化，辦不到時(shí)，也要盡量使?fàn)顟B(tài)發(fā)生變化的觸發(fā)器數(shù)

18、目最少。此外，還要考慮有利于對寫出的節(jié)拍發(fā)生器的邏輯表達(dá)式的邏輯化簡。 控制器應(yīng)提供的控制信號：1. 運(yùn)算器部件、2. 讀寫主存儲器或I/O接口、3. 對內(nèi)部總線數(shù)據(jù)來源的控制、4. 寄存器接收和其它特定控制信號 硬連線控制器的優(yōu)點(diǎn)：形成控制信號所必需的信號傳輸延時(shí)時(shí)間短，對提高系統(tǒng)運(yùn)行速度有利。缺點(diǎn)：設(shè)計(jì)控制計(jì)算機(jī)各功能部件所需的時(shí)序控制信號的邏輯比較復(fù)雜，尤其是不方便對設(shè)計(jì)方案的改動(dòng) 微指令具有兩項(xiàng)功能： （1）提供一條機(jī)器指令的一個(gè)執(zhí)行步驟所需要的控制信號。（2）讀出下一條待用微指令的地址，以便自動(dòng)有序地讀出每一條微指令，解決機(jī)器指令執(zhí)行步驟之間的正確接續(xù)問題。硬連線與微程序控制器比較相

19、同點(diǎn)：完成相同的功能控制信號基本相同.不同點(diǎn):控制信號生成部件的組成和實(shí)現(xiàn)方式不同、步驟標(biāo)記實(shí)現(xiàn)方式不同、性能不同。一些指令重點(diǎn)必考 第七章 存儲器的作用：計(jì)算機(jī)中用來存放程序和數(shù)據(jù)的部件，是計(jì)算機(jī)的重要組成 程序和數(shù)據(jù)的共同特點(diǎn)：二進(jìn)制位串 存儲器的分類： （1）按存儲介質(zhì)分類 半導(dǎo)體器件：半導(dǎo)體存儲器（RAM、ROM，用作主存） 磁性材料：磁表面存儲器（磁盤、磁帶，用作輔存） 光介質(zhì)：光盤存儲器（用作輔存）（2）按存取方式分類 隨機(jī)存取存儲器：存儲器中任何存儲單元的內(nèi)容都能被隨機(jī)存取，且存取時(shí)間和存儲單元物理位置無關(guān)（主存） 順序存取存儲器：存取時(shí)間和存儲單元的物理位置有關(guān) （磁盤、磁帶）

20、 相聯(lián)存儲器：按內(nèi)容訪問。（3）按存儲器的讀寫功能分類 只讀存儲器（ROM）：一般隱含指隨機(jī)存取。 讀寫存儲器（RAM）：一般隱含指隨機(jī)存取。（4）按信息的可保存性分類 永久記憶的存儲器：又稱非易失性存儲器，在斷電后還能保存信息（輔存、ROM） 非永久記憶的存儲器：又稱易失性存儲器，在斷電后信息丟失（主存中的RAM）（5）按在計(jì)算機(jī)系統(tǒng)中的作用分類 主存儲器：又稱內(nèi)存，為主機(jī)的一部分，用于存放系統(tǒng)當(dāng)前正在執(zhí)行的數(shù)據(jù)和程序，屬于臨時(shí)存儲器。在現(xiàn)代計(jì)算機(jī)中，主存儲器處于全機(jī)的中心地位。 輔助存儲器：又稱外存，為外部設(shè)備，用于存放暫不用的數(shù)據(jù)和程序，屬于永久存儲器。存儲器的性能指標(biāo) ：存儲容量、存儲

21、速度（存取時(shí)間、存取周期、存儲器帶寬三個(gè)量來衡定）、存儲器的價(jià)格、可靠性、功耗。存儲器追求的目標(biāo)：盡可能快的存取速度、盡可能大的存儲空間、盡可能低的單位成本。為什么采用多級存儲器結(jié)構(gòu)：選用生產(chǎn)與運(yùn)行成本不同的、存儲容量不同的、讀寫速度不同的多種存儲介質(zhì)，組成一個(gè)統(tǒng)一的存儲器系統(tǒng)，使每種介質(zhì)都處于不同的地位，發(fā)揮不同的作用，充分發(fā)揮各自在速度、容量、成本方面的優(yōu)勢，從而達(dá)到最優(yōu)的性能價(jià)格比，以滿足使用要求。 三級結(jié)構(gòu)存儲器：cache主存輔助存儲器 SRAM存儲器：使用雙穩(wěn)態(tài)觸發(fā)器表示0和1代碼。電源不掉電的情況下，信息穩(wěn)定保持（靜態(tài)）。存取速度快，集成度低（容量?。?，價(jià)格高。常用作高速緩沖存儲

22、器Cache。DRAM存儲器：使用半導(dǎo)體器件中分布電容上有無電荷來表示0和1代碼。 讀出后信息被破壞；即使電源不掉電的情況下，信息也會(huì)丟失，因此需要不斷刷新。存取速度慢，集成度高（容量大），價(jià)格低。常用作內(nèi)存條。存儲器容量擴(kuò)展的三種方法：字?jǐn)U展、位擴(kuò)展、字位擴(kuò)展解決問題：彌補(bǔ)CPU與主存速度上的差異。 從存儲器角度，解決問題的有效途徑：主存采用更高速的技術(shù)來縮短存儲器的讀出時(shí)間，或加長存儲器的字長。在每個(gè)存儲器周期中存取幾個(gè)字（多體交叉存儲）。 采用并行操作的多端口存儲器。在CPU和主存之間加入一個(gè)高速緩沖存儲器（Cache），以縮短讀出時(shí)間。第八章高速緩沖存儲器（Cache）用途：設(shè)置在 C

23、PU 和 主存儲器之間，完成與CPU高速交換信息（ cache的速度比主存快510倍），盡量避免 CPU不必要地多次直接訪問相對慢速的主存儲器，從而提高計(jì)算機(jī)系統(tǒng)的運(yùn)行效率。實(shí)現(xiàn)：這是一個(gè)存儲容量小，但讀寫速度更快的，以關(guān)聯(lián)存儲器方式運(yùn)行、用靜態(tài)存儲器（SRAM）芯片實(shí)現(xiàn)的存儲器系統(tǒng)。 建立高速緩沖存儲器的理論依據(jù):是程序訪問的局部性原理使用高速緩沖存儲器是為了解決速度問題，存儲管理 主要由硬件實(shí)現(xiàn)。使用虛擬存儲器是為了解決容量問題， 存儲管理主要由軟件實(shí)現(xiàn)。后者在執(zhí)行程序時(shí)，必須把邏輯地址映射到主存儲器的物理地址 空間上，這個(gè)過程稱為虛實(shí)地址的轉(zhuǎn)換 。 在計(jì)算機(jī)中，主存的工作方式是

24、隨機(jī)按字存??；輔存的工作方 式是DMA成組傳送高速緩沖存儲器的地址映像、特點(diǎn)全相聯(lián)映射（主存的字塊可以和cache的任何字塊對應(yīng)，利用率高，方式靈活。標(biāo)志位較長，比較電路的成本太高。如果主存空間有2m塊，則標(biāo)志位要有m位。同時(shí)，如果cache有c行，則需要有c個(gè)比較電路。比較器電路難于設(shè)計(jì)和實(shí)現(xiàn)，因此只適合于小容量的cache。）主存中的一塊可以映射到Cache中任何一個(gè)位置直接映像（主存的字塊只可以和固定的cache字塊對應(yīng)，方式直接，利用率低。標(biāo)志位較短，比較電路的成本低。如果主存空間有2m塊，cache中字塊有2c塊，則標(biāo)志位只要有m-c位。且僅需要比較一次。）主存中的一塊只能映射到Ca

25、che中唯一的一個(gè)位置定位時(shí)，不需要判斷，只需替換多路組相聯(lián)映射（折衷方案。組間為全相連，組內(nèi)為直接映像。集中了兩個(gè)方式的優(yōu)點(diǎn)。成本也不太高。）主存中的一塊可以選擇映射到Cache中多個(gè)位置 cache替換算法隨機(jī)替換（RAND）隨機(jī)找一個(gè)cache塊進(jìn)行替換，比較盲目。先進(jìn)先出算法（FIFO）將最早調(diào)入cache的字塊替換出去，采用循環(huán)電路容易實(shí)現(xiàn)，開銷小。最近最少使用算法（LRU）存取速度：寄存器 > Cache > 主存 > 輔存按照主存-外存層次的信息傳送單位不同，虛擬存儲器有段式 頁式和段頁式三類第十一章 外部設(shè)備在計(jì)算機(jī)系統(tǒng)中的作用：人機(jī)對話的重要設(shè)備；完成數(shù)據(jù)媒

26、體變換的設(shè)備；計(jì)算機(jī)系統(tǒng)軟件和信息的駐存地；計(jì)算機(jī)在各領(lǐng)域應(yīng)用的重要工具。 外圍設(shè)備的特點(diǎn)：外設(shè)具有種類多；工作速度差異大；運(yùn)行原理差異大；時(shí)序獨(dú)立、異步性明顯；接口邏輯千差萬別等特點(diǎn)。 解決問題的途徑： 建立公用的交換信息的通路，提供各部件協(xié)調(diào)使用通路規(guī)則，這個(gè)通路就是計(jì)算機(jī)總線。 在CPU和各種不同的外圍設(shè)備之間設(shè)置功能電路，作為兩者之間的橋梁，解決二者之間的連接、溝通、匹配、緩沖等，使CPU和外設(shè)協(xié)調(diào)工作，這個(gè)功能電路就是輸入輸出接口（設(shè)備接口卡、I/O接口電路），又叫“I/O適配器”（I/O Adapter）。支持多個(gè)I/O設(shè)備并發(fā)執(zhí)行輸入輸出操作，降低輸入輸出操作對CPU干預(yù)的需求，

27、采用多種不同的輸入輸出方式，如中斷方式、DMA方式等?？偩€的基本特性共享:指多個(gè)部件連接在同一條總線上，各個(gè)部件之間都可以通過這條總線來進(jìn)行信息的交換。分時(shí):某一時(shí)刻，只可以有一個(gè)部件向總線上發(fā)送信息，但卻可以有一個(gè)或多個(gè)部件同時(shí)接收信息?？偩€的分類CPU內(nèi)部總線：即內(nèi)總線，是CPU內(nèi)部各部件之間的信息傳送線。 系統(tǒng)總線：指連接CPU與主存或I/O接口之間的信息傳送線，它是連接整機(jī)系統(tǒng)的基礎(chǔ)。通信總線：主要是用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)與外部設(shè)備之間的通信。按數(shù)據(jù)傳送方式分類并行總線采用多根數(shù)據(jù)線同時(shí)傳送一個(gè)字節(jié)或一個(gè)字的所有位。 串行總線采用一根數(shù)據(jù)線一位一位地傳送數(shù)據(jù)按總線的通信定時(shí)方式分類同步總線：異步總線：總線周期：通過總線完成一次內(nèi)存讀寫操作或者完成一次I/O設(shè)備讀寫操作所需的時(shí)間，一般由地址時(shí)間和數(shù)據(jù)時(shí)間兩個(gè)時(shí)間段組成系統(tǒng)總線的結(jié)構(gòu) 單總線結(jié)構(gòu)系統(tǒng)只使用一組總線，所有的部件和設(shè)備都接在這唯一的總線上，包括數(shù)據(jù)總線，地址總線，控制總線，其優(yōu)點(diǎn)是結(jié)構(gòu)簡單，成本低廉，缺點(diǎn)是運(yùn)行效率低。 雙總線結(jié)構(gòu) 是指在計(jì)算機(jī)中配置兩組總線，即在處理機(jī)總線上通過一塊擴(kuò)展總線的控制