桂電信科計(jì)算機(jī)組成原理實(shí)訓(xùn)-半加器實(shí)驗(yàn)

1、計(jì)算機(jī)組成原理實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)名稱(chēng)半加器和全加器設(shè)計(jì)開(kāi)發(fā)實(shí)驗(yàn)日期2016年6月學(xué)生姓名*學(xué)號(hào)1451400*班級(jí)1451400*實(shí)驗(yàn)?zāi)康?、掌握MAXPLUS開(kāi)發(fā)軟件的安裝和使用方法，能夠初步運(yùn)用此軟件進(jìn)行程序的編寫(xiě)、編譯、邏輯綜合和優(yōu)化，以及進(jìn)行功能和時(shí)序仿真 2、掌握利用此軟件進(jìn)行程序的下載和適配以及與EDA 實(shí)驗(yàn)開(kāi)發(fā)箱相結(jié)合進(jìn)行硬件驗(yàn)證的方法3、掌握半加與全加的原理實(shí)驗(yàn)內(nèi)容1、 熟知MAX+plusII設(shè)計(jì)流程2、 設(shè)計(jì)一個(gè)半加器和一個(gè)全加器實(shí)驗(yàn)儀器及元件半加器：2個(gè)input A、B；一個(gè)AND2；一個(gè)XOR；兩個(gè)output。全加器：3個(gè)input ain、bin、cin；兩個(gè)設(shè)計(jì)好的半

2、加器元件；一個(gè)OR2；兩個(gè)output。實(shí)驗(yàn)原理及電路圖半加器原理：只求本位和，不考慮低位的進(jìn)位。實(shí)現(xiàn)半加操作的電路叫做半加器。 狀態(tài)表 A B0 00 11 01 1C S0 00 10 11 0 A、B為兩個(gè)加數(shù)，C為向高位的進(jìn)位，C=AB， S為半加和。 全加器原理：加數(shù)、加數(shù)以及低位的進(jìn)位三者相加稱(chēng)為“全加”，實(shí)現(xiàn)全加操作的電路叫做全加器。AiBiCi-1SiCi0000111100110011010101010110100100010111Ci-1：來(lái)自低位的進(jìn)位 Ci：來(lái)自高位的進(jìn)位實(shí)驗(yàn)過(guò)程及結(jié)果記錄半加器基本實(shí)驗(yàn)步驟：1、 為本項(xiàng)工程設(shè)計(jì)建立文件夾（文件夾名不能用中文和空格），文

3、件夾取名adder；2、 打開(kāi)MAX+PLUS II，輸入設(shè)計(jì)項(xiàng)目和存盤(pán)，新建設(shè)計(jì)文件，選擇打開(kāi)原理圖編輯器；3、 點(diǎn)擊鼠標(biāo)右鍵，出現(xiàn)窗口選擇“Enter Symbol”輸入一個(gè)元件，在接下來(lái)的窗口中輸入元件名，點(diǎn)擊OK就可以出現(xiàn)實(shí)驗(yàn)所需的元件；4、 將得出的元件在原理編輯窗口連接好，成為一個(gè)半加器； 下面給出我實(shí)驗(yàn)中做出的半加器原理圖：5、 將半加器原理圖存盤(pán)（存在第一步新建的文件夾中）、將設(shè)計(jì)項(xiàng)目設(shè)置成工程文件并對(duì)其進(jìn)行編譯。6、 接著進(jìn)行時(shí)序仿真，打開(kāi)窗口選擇波形編輯器文件后列出并選擇需要觀察的信號(hào)節(jié)點(diǎn)，在Options菜單中消去網(wǎng)格對(duì)齊Snap to Grid的選擇，然后選擇60微秒的

4、仿真時(shí)間區(qū)域就可以為輸入信號(hào)設(shè)定必要的測(cè)試電平或數(shù)據(jù)，保存仿真波形文件；7、 選擇并運(yùn)行仿真器。下面給出實(shí)驗(yàn)中我得出的半加器h_adder.gdf的仿真波形，分析觀察波形： 8、 為了精確測(cè)量半加器輸入與輸出波形間的延時(shí)量，打開(kāi)時(shí)序分析器；9、 包裝元件入庫(kù)：將當(dāng)前文件變成了一個(gè)包裝好的單一元件(Symbol)，并被放置在工程路徑指定的目錄中以備后用。10、 管腳分配，可自動(dòng)分配也可手動(dòng)分配，分配完成后再編譯一次。半加器完成。全加器基本實(shí)驗(yàn)步驟：全加器基本實(shí)驗(yàn)步驟與半加器基本實(shí)驗(yàn)步驟是基本一樣的，從實(shí)驗(yàn)原理知道，一個(gè)全加器是由兩個(gè)半加器和其他元件組成的，所以在進(jìn)行加入元件時(shí)，元件名為h_add

5、er，可以出來(lái)半加器，再與其他元件連接起來(lái)可得全加器原理圖； 下面給出我實(shí)驗(yàn)中做出的全加器原理圖：再重復(fù)進(jìn)行半加器波形圖生成的步驟，可得全加器波形圖，觀察輸出波形的情況：最后引腳分配、編譯并編程下載，全加器完成。實(shí)驗(yàn)結(jié)果分析 實(shí)驗(yàn)過(guò)程中要準(zhǔn)確的對(duì)半加器和全加器原理圖進(jìn)行構(gòu)造和連接，否則在編譯的時(shí)候程序會(huì)提醒有警告或者錯(cuò)誤，就無(wú)法正確實(shí)現(xiàn)半加器、全加器的功能。分析半加器波形圖可以看到，在對(duì)A、B進(jìn)行電位編輯后，運(yùn)行可自動(dòng)得出CO、SO。比如第一段（050us左右），B和A都為高電平，所以對(duì)應(yīng)的C為高電平、S為低電平，與半加器的原理是相符的；分析全加器波形圖，第一段（04.0us時(shí)），cin為高電

6、平、bin為高電平、ain為低電平，編譯后自動(dòng)輸出的sum為低電平、cout為高電平，對(duì)照全加器狀態(tài)表后可得，實(shí)驗(yàn)波形與原理同樣也是相符的。思考 半加器沒(méi)有接收進(jìn)位的輸入端，全加器有進(jìn)位輸入端，在將兩個(gè)多位二進(jìn)制數(shù)相加時(shí)，除了最低位外，每一位都要考慮來(lái)自低位的進(jìn)位，半加器則不用考慮，只需要考慮兩個(gè)輸入端相加即可。所以根據(jù)其特點(diǎn)可以有不同作用。收獲感想主要的步驟老師都給我們認(rèn)真的講授和實(shí)踐過(guò)一遍，我們根據(jù)實(shí)驗(yàn)步驟和自身的理解自己動(dòng)手做半加器和全加器原理圖和波形圖。實(shí)驗(yàn)過(guò)程中主要出現(xiàn)的問(wèn)題在波形圖的編譯上，把相應(yīng)的輸入引腳的輸入信號(hào)弄好后，無(wú)法運(yùn)行仿真器，解決辦法則是在前面的工程文件再進(jìn)行編譯一次，