基于DSPBuilder三相鎖相環(huán)的設計

1、    基于dspbuilder三相鎖相環(huán)的設計    羅文清 勞雪婷 呂玉波 劉暢摘 要：傳統(tǒng)三相鎖相環(huán)的設計方法占用資源多，開發(fā)效率低下，針對這一特點，該文在dsp builder環(huán)境下實現(xiàn)了三相鎖相環(huán)的設計。在simulink環(huán)境下進行建模仿真后，利用signal compiler模塊將mdl文件直接轉化為可綜合的硬件描述語言，整個過程無須人工編程。最后，將hdl代碼下載到fpga芯片上進行實物驗證。結果表明，此三相鎖相環(huán)可以快速實現(xiàn)精確鎖相，驗證了該設計方法的可行性和有效性。關鍵詞：dsp builder 三相鎖相環(huán) 現(xiàn)場可編程門陣列 硬件描述語

2、言中圖分類號：tm76 文獻標識碼：a 文章編號：1672-3791（2016）03（a）-0019-02在直流輸電、無功補償?shù)葓龊现校鬁蚀_獲取電網電壓相位信息。目前，工程上多以數(shù)字信號處理器為核心，實現(xiàn)離散域的三相鎖相環(huán)（pll）算法，雖然具有編程靈活的優(yōu)點1，但是算法中的三角運算、乘法運算占用了大量cpu資源2。而現(xiàn)場可編程門陣列（fpga）以硬件電路形式并行運行，不存在占用cpu資源的問題，更適合于工程現(xiàn)場。文獻3以fpga器件為核心實現(xiàn)了快速鎖相，但是其基于底層verilog hdl硬件描述語言的開發(fā)手段，存在開發(fā)效率低、優(yōu)化困難等缺點。針對上述問題，該文采用一種全新的設計方案，

3、實現(xiàn)三相鎖相環(huán)的快速建模與功能實現(xiàn)。在分析鎖相環(huán)基本工作原理之后，對所建立的pll模型進行了傳輸門級仿真。仿真結果驗證了該方案的可行性和有效性。1 三相鎖相環(huán)的工作原理基于同步旋轉坐標變換的三相鎖相環(huán)主要由dq變換矩陣（鑒相器）、pi反饋控制系統(tǒng)以及積分器組成，如圖1所示。歸一化后的鑒相器輸出為：，其中為pll相位，為電網實際相位。假設鎖相環(huán)鎖定電網相位時，鎖相環(huán)輸出相位與實際電網相位幾乎相等，鑒相器輸出經過反相器后得到誤差信號，經過pi控制器得到電網角頻率，經過積分環(huán)節(jié)得到電網相位。系統(tǒng)經過pi環(huán)節(jié)、積分環(huán)節(jié)、同步旋轉坐標變換構成一個反饋，當時，實現(xiàn)精確鎖相。2 dsp builder下的p

4、ll建模dsp builder是altera公司推出的內嵌于matlab/simulink之中的系統(tǒng)級設計工具，采用圖形界面進行建模、設計和仿真。通過調用blockset庫下的signal compiler模塊，可以將simulink的設計文件（.mdl）直接轉換成硬件描述語言，避免了人工大量編寫、優(yōu)化代碼的工作。dsp builder建模時需要采用altera提供的blockset庫，該庫中的模塊不能與標準的simulink直接相連。因此需要定義dsp builder的邊界，由input模塊與output模塊確定，分別代表邊界的開始與結束。根據(jù)三相鎖相環(huán)的工作原理，該文在dsp builde

5、r環(huán)境下建立了如圖2所示的pll模型。該模型主要由calud模塊、pi模塊、積分模塊組成。此外，在頂層模型中需要加入signal compiler模塊，可選加入testbench模塊用于功能仿真。模型中pi控制器的積分環(huán)節(jié)由integrator模塊實現(xiàn)，pi控制器的比例環(huán)節(jié)由multiplier模塊實現(xiàn)。3 hdl代碼生成與驗證在dsp builder環(huán)境中完成系統(tǒng)級驗證后，需要將pll模型轉換成可以綜合的hdl代碼。轉換步驟如下：打開模型中的signal compiler模塊，設置family參數(shù)為cyclone i，device參數(shù)為auto，點擊compile按鈕，dsp builder

6、自動調用quartusii軟件進行綜合并生成網表文件。quartusii綜合無誤后，選擇export標簽，選擇保存目錄即可自動生成vhdl代碼。此外，mdl仿真模型的仿真屬于系統(tǒng)級仿真不同于hdl代碼的功能仿真，因此需要對hdl代碼進行功能仿真。調用模型中的testbench模塊，打鉤modelsim gui復選框，運行后會自動生成hdl輸入激勵文件，并調用modelsim仿真軟件對hdl代碼進行功能仿真，整個過程無須人工干預，也無須編寫復雜的激勵文件，從而實現(xiàn)hdl代碼的快速驗證。圖3為三相鎖相環(huán)的實際跟蹤效果圖?？梢钥闯觯i相環(huán)在23個周波內實現(xiàn)了精確鎖相，性能優(yōu)良。4 結語該文分析了三相

7、鎖相環(huán)的工作原理，在dsp builder環(huán)境下搭建了三相鎖相環(huán)的系統(tǒng)模型。并且利用testbench工具對生成的hdl代碼進行了快速驗證與仿真。最后將hdl代碼下載到fpga芯片上進行驗證。結果表明，基于dsp builder的三相鎖相環(huán)設計方法可以快速實現(xiàn)模型搭建與算法設計，縮短了設計周期，提高了設計的靈活性，為fpga快速開發(fā)提供了一種新方法。參考文獻1 楊華.基于dsp28335的軟件鎖相環(huán)及其在pwm整流器中的應用j.船電技術，2013（11）：19-23.2 se-kyo chung.a phase tracking system for three phase utility interface inverters j.ieee transactions on power electronics，2000，15（3）：431-438.3 劉超，莊圣賢，劉思佳，等.基于fpga的三相電網故障環(huán)境下鎖相技術分析j.電子科技，2014（9）：148-15