第四章存儲器系統(tǒng)習(xí)題

1、計算機組成原理一一習(xí)題與解析 第四章 存儲器系統(tǒng)邵桂芳4.2半導(dǎo)體存儲器4.2.1填空題1. 計算機中的存儲器是用來存放_0)的，隨機訪問存儲器的訪問速度與無關(guān)。 答案：程序和數(shù)據(jù) 存儲位置2. 對存儲器的訪問包拾和兩類。答案：讀寫3. 計算機系統(tǒng)中的存儲器分為_和_。在CPU執(zhí)行程序時，必須將指令存在中。答案：內(nèi)存外存內(nèi)存4. 主存儲器的性能指標主要是、存儲周期和存儲器帶寬。答案：存儲容量存取時間5. 存儲器中用來區(qū)分不同的存儲單元，lGB=®KBo答案：地址 1024X1024(或2專6. 半導(dǎo)體存儲器分為、只讀存儲器(ROM)和相聯(lián)存儲器等。答案：靜態(tài)存儲器(SRAM)動態(tài)存儲

2、器(DRAM)7. RAM的訪問時間與存儲單元的物理位置，任何存儲單元的內(nèi)容都能被答案：無關(guān)隨機訪問8. 存儲揣芯片由、地址譯碼和控制電路等組成。答案：存儲體讀寫電路9. 地址譯碼分為方式和方式。答案：單譯碼雙譯碼10. 雙譯碼方式采用個地址譯碼器，分別產(chǎn)生和信號。答案：兩行選通列選通11. 若RAM芯片內(nèi)有1024個單元，用單譯碼方式，地址譯碼器將有條輸出線；用雙譯 碼方式，地址譯碼器有條輸出線。答案：10246412. 靜態(tài)存儲單元是由晶體管構(gòu)成的，保證記憶單元始終處于穩(wěn)定狀態(tài)，存儲的信息不需 要。答案：雙穩(wěn)態(tài)電路刷新(或恢復(fù))13. 存儲器芯片并聯(lián)的目的是為了，串聯(lián)的目的是為了。答案：位

3、擴展字節(jié)單元擴展14. 計算機的主存容量與有關(guān)，其容量為。答案：計算機地址總線的根數(shù) 2地址線敵15. 要組成容量為4MX8位的存儲器，需要片4NIX1位的存儲器芯片并聯(lián)，或者需要片 1MX3的存儲器芯片串聯(lián)。答案：8416內(nèi)存儲器容量為256K時，若首地址為00000H,那么末地址的十六進制表示是答案：3FFFFH17. 主存儲器一般采用存儲器件，它與外存比較存取速度、成本。答案：半導(dǎo)體快高18. 三級存儲器系統(tǒng)是指這三級：答案：高緩、內(nèi)存、外存19. 表示存儲器容量時KB=_d)_,表示硬盤容量時，KB=，MB=©o答案：1024字節(jié) t024x 1024(4 220序節(jié) 1(P

4、字節(jié) “字節(jié)20. 只讀存儲器ROM可分為、和四種。答案：®ROM PROM EPROM ®E2PROM21. SRAM是；DRAM 是；ROM是；EPROM是。答案：靜態(tài)存儲器 動態(tài)存儲器 只讀存儲器 可改寫只瀆存儲器22. 半導(dǎo)體SRAM靠存儲信息，半導(dǎo)體DRAM則是靠存儲信息。答案：觸發(fā)器柵極電容23. 廣泛使用的和都是半導(dǎo)體存儲器。前者的速度比后者快，但不如后者高，它們 的共同缺點是斷電后保存信息。答案：SRAM DRAM 隨機讀寫 集成度 不能24. CPU是按_訪問存儲器中的數(shù)據(jù)。答案：地址24. EPROM屬于的可編程ROM,擦除時一般使用，寫入時使用高壓脈沖

5、。答案：可多次擦寫紫外線照射25. 對存儲器的要求是，。為了解決這三個方面的矛盾，計算機采用多級存儲器體 系結(jié)構(gòu)。答案：容量大速度快成本低26. 動態(tài)MOS型半導(dǎo)體存儲單元是由一個和一個構(gòu)成的。答案：晶體管電容器27. 動態(tài)半導(dǎo)體存儲器的刷新一般有、和三種方式。答案：集中式分散式異步式28. 動態(tài)存儲單元以電荷的形式將信息存儲在電容上，由于電路中存在，因此，需要不斷 地進行。答案：泄漏電流刷新29. 動態(tài)RAM控制器由和兩部分組成。答案：刷新控制電路訪存裁決電路4.2.2選擇題1. 計算機的存儲器系統(tǒng)是指OA. RAM B. ROMC主存儲器D. cache,主存儲器和外存儲器答案：D2. 存

6、儲器是計算機系統(tǒng)的記憶設(shè)備，它主要用來oA. 存放數(shù)據(jù)B.存放程序C.存放數(shù)據(jù)和程序 D.存放微程序答案：C3. 內(nèi)存若為16兆(ME),則表不其容量為KBoA 16B 16384C. 1024D 16000答案：B4. 下列說法正確的是oA. 半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶B. 半導(dǎo)體RAM屬揮發(fā)性存儲器，而靜態(tài)的RAM存儲信息是非揮發(fā)性的C. 靜態(tài)RAM、動態(tài)RAM都屬揮發(fā)性存儲器，斷電后存儲的信息將消失D. ROM不用刷新，且集成度比動態(tài)RAM高，斷電后存儲的信息將消失 答案：C5. 可編程的只讀存儲器。A. 不一定可以改寫B(tài). 一定可以改寫C. 一定不可以改寫 D.以上

7、都不對答案：A6. 組成2MX8bit的內(nèi)存，可以使用oA. 1MX8bit進行并聯(lián) B. 1 IX4bit進行串聯(lián)C. 2XIX4bit進行并聯(lián) D. 2MX4bit進行串聯(lián)答案：C7. 若RAM芯片的容量是2MX8bit,則該芯片引腳中地址線和數(shù)據(jù)線的數(shù)目之和是A. 21 B. 29 C. 18D.不可估計答案：B8. 若RAM中每個存儲單元為16位，則下面所述正確的是oA.地址線也是16位 B.地址線與16無關(guān)C.地址線與16有關(guān)D.地址線不得少于16位答案：B9. 若存儲器中有IK個存儲單元，采用雙譯碼方式時要求譯碼輸出線為oA. 1024B. 10C. 32D. 64答案：D10.

8、RAM芯片串聯(lián)時可以oA. 增加存儲器字長E.增加存儲單元數(shù)量C.提高存儲器的速度 D.降低存儲器的平均價格答案：B11. RAM芯片并聯(lián)時可以aA. 增加存儲器字長E.增加存儲單元數(shù)量C.提高存儲器的速度D.降低存儲器的平均價格答案：A12. 存儲周期是指oA. 存儲器的讀出時間B. 存儲器進行連續(xù)讀和寫操作所允許的最短時河河隔C. 存儲器的寫入時間D. 存儲器進行連續(xù)寫操作所允許的最短時河河隔答案：B13. 某微型計算機系統(tǒng)，若操作系統(tǒng)保存在軟盤上，其內(nèi)存儲器應(yīng)該采用oA. RAMB. ROMC. RANI 和 ROMD. CCP答案：C14. 下面所述不正確的是。A. 隨機存儲器可隨時存

9、取信息，掉電后信息丟失B. 在訪問隨機存儲器時：訪問時間與單元的物理位置無關(guān)C. 內(nèi)存儲器中存儲的信息均是不可改變的D. 隨機存儲器和只讀存儲器町以統(tǒng)一編址 答案：C15. 和外存儲器相比，內(nèi)存儲器的特點是oA.容量大，速度快，成本低B.容量大，速度慢，成本高C.容量小，速度快，成本高D.容量小，速度快，成本低答案：C16. 640KB的內(nèi)存容量為。A. 640000 字節(jié)B.64000 字節(jié)C. 655360 字節(jié)D.32000 字節(jié)答案：C17. 若一臺計算機的字長為4個字節(jié)，則表明該機器。A. 能處理的數(shù)值最大為4位十進制數(shù)B. 能處理的數(shù)值最多為4位二進制數(shù)組成C. 在CPU中能夠作為

10、一個整體加以處理的二進制代碼為32位D. 在CPU中運算的結(jié)果最大為2的32次方答案：C18. 下列元件中存取速度最快的是oA. CacheB.寄存器C.內(nèi)存D.外存答案：B19. 與動態(tài)MOS存儲器相比，雙極型半導(dǎo)體存儲器的特點是A.速度快B.集成度高C.功耗大D.容量大答案：A, C20. ROM與RAM的主要區(qū)別是。A. 斷電后，ROM內(nèi)保存的信息會丟失，RAM則可長期保存而不會丟失B. 斷電后，RAM內(nèi)保存的信息會丟失，ROM則可長期保存而不會丟失C. ROM是外存儲器，RAM是內(nèi)存儲器D. ROM是內(nèi)存儲器，RAM是外存儲器答案：B21. 機器字長32位，其存儲容量為4MB,若按字編

11、址，它的尋址范圍是_A. 0-1 MWB. 01 MBC. 0-4MWD 0-4MB第13頁共26頁答案：A22. 某一 SRAM芯片，其容量為512x8位，除電源端和接地端外，該芯片引出線的最小數(shù)目應(yīng)為CE25A23C50D19答案：D23. 某一動態(tài)RAM芯片其容量為16KX1,除電源線、接地線和刷新線外，該芯片的最小引腳數(shù)目應(yīng)為°A16 E12 C18答案：B24. 某計算機字長32位，存儲容量為1MB,若按字編址，它的尋址范鬧是A. 0-1 MWB. 0-512KBC. 0-256KWD. 0-256KB答案：C25. 某RAM芯片，其存儲容量為1024x16位，該芯片的地址

12、線和數(shù)據(jù)線數(shù)目分別為。A. 20, 16B. 20, 4C. 1024, 4D. 1024, 16答案：A26. 某計算機字長16位，其存儲容量為2MB,若按半字編址，它的尋址范圍是。A. 0-8MB. 0-4MC. 0-2MD. 01M答案：C27. 某計算機字長32位，存儲容量為8MB,若按雙字編址，它的尋址范圍是。A. 0-256KB. 0-512KC. 0-1MD. 02M答案：C28. 以卞四種類型的半導(dǎo)體存儲器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是OA. DRAM B. SRAMC.閃速存儲器 D. EPROM答案：C29. 對于沒有外存儲器的計算機來說，監(jiān)控程序

13、可以存放在°A. RAM B. ROMC. RANI 和 ROM D. CPU答案：B30o在某CPU中，設(shè)立了一條等待(WAIT)信號線，CPU在存儲器周期中T的下降沿采樣WAIT線，則下面的敘述中正確的是。A. 如WAIT線為高電平，則在口周期后不進入口周期，而插入一個Tw周期B. Tw周期結(jié)束后，不管WAIT線狀態(tài)如何，一定轉(zhuǎn)入丁3周期C. Tw周期結(jié)束后，只要WAIT線為低，則繼續(xù)插入一個Tw周期，直到WAIT線變高， 才轉(zhuǎn)入口周期D. 有了 WAIT線，就可使CPU與任何速度的存儲器相連接，保證CPU與存儲器連接時 的時序配合答案：C, D31.下面是有關(guān)存儲保護的描述。請

14、從題后列出的選項中選擇正確答案：為了保護系統(tǒng)軟件不被破壞，以及在多道程序環(huán)境下防止一個用戶破壞另一用戶的程 序，而采取下列措施：(1) 不準在用戶程序中使用“設(shè)置系統(tǒng)狀態(tài)”等指令。此類指令是指令。(2) 在段式管理存儲器中設(shè)置寄存器，防止用戶訪問不是分配給這個用用戶的存儲 區(qū)域。(3) 在環(huán)保護的主存中，把系統(tǒng)程序和用戶程序按其允許訪問存儲區(qū)的范闈分層；假如規(guī)定 內(nèi)層級別高，那么系統(tǒng)程序應(yīng)在_，用戶程序應(yīng)在_0_。內(nèi)層_訪問外層的 存儲區(qū)。(4) 為了保護數(shù)據(jù)及程序不被破壞，在頁式管理存儲器中，可在頁表內(nèi)設(shè)置1<(讀)、W(寫)及 位，位為1，表示該頁內(nèi)存放的是程序代碼。供選擇的項:，&

15、#174;A：特權(quán)B：特殊C：上、卞界 D：系統(tǒng)外層 C：內(nèi)層或外層B：不允許B： P （保護）C： E （執(zhí)行）A EA ©CD： E （有效），®A：內(nèi)層B： A：允許 A： M（標志） 答案：®AC4.2.3判斷改錯題1. 動態(tài)RAM和靜態(tài)RAM都是易失性半導(dǎo)體存儲器。答案：對。2. 計算機的內(nèi)存由RAM和ROM兩種半導(dǎo)體存儲器組成。答案：對。3. 個人微機使用過程中，突然RAM中保存的信息全部丟失，而ROM中保存的信息不受 影響。答案：錯。RAM中保存的信息在斷電后會丟失，而ROM中保存的信息在斷電后不受 影響。4. CPU訪問存儲器的時間是由存儲器的容量

16、決定的，存儲器容量越人，訪問存儲器所 需的時間越長。答案：錯。CPU訪問存儲器的時間與容量無關(guān)，而是由存儲器元的材料決定的。5. 因為半導(dǎo)體存儲器加電后才能存儲數(shù)據(jù)，斷電后數(shù)據(jù)就去失了，因此EPROM做成的存 儲器，加電后必須重寫原來的內(nèi)容。答案：錯。半導(dǎo)體存儲器加電后才能存儲數(shù)據(jù)，斷電后數(shù)據(jù)去失，這是指RAM。EPROM 是只讀存儲器，斷電后數(shù)據(jù)不會丟失，因此，加電后不必重寫原來的內(nèi)容。6. 大多數(shù)個人計算機中可配置的內(nèi)存容量受地址總線位數(shù)限制。答案：錯。內(nèi)存容量不僅受地址總線位數(shù)限制，還受尋址方式、操作系統(tǒng)的存儲管理方式等 限制。7. 因為動態(tài)存儲器是破壞性讀出，所以必須不斷地刷新。答案：

17、錯。刷新不僅僅因為存儲器是破壞性讀出，還在于動態(tài)存儲器在存儲數(shù)據(jù)時，若存儲 器不做任何操作，電荷也會泄漏，為保證數(shù)據(jù)的正確性，必須使數(shù)據(jù)周期性地再生即刷新。8. 固定存儲器（ROM）中的任何一個單元不能隨機訪問。答案：錯。ROM只是把信息固定地存放在存儲器中，而訪問存儲器仍然是隨機的。9. 一般情況下，ROM和RAM在存儲體中是統(tǒng)一編址的。答案：對。在計算機設(shè)計中，往往把RAM和ROM的整體作主存，因此，RAM和ROM 一般是統(tǒng)一編址的。4.2.4簡答題1. 存儲元、存儲單元、存儲體、存儲單元地址這幾個術(shù)語有何聯(lián)系和區(qū)別？答：計算機在存取數(shù)據(jù)時，以存儲單元為單位進行存取。機器的所有存儲單元長度

18、相同，一 般由8的整數(shù)倍個存儲元構(gòu)成。同一單元的存儲元必須并行工作，同時讀出、寫入，由許多 存儲單元構(gòu)成一臺機器的存儲體。由于每個存儲單元在存儲體中的地位平等，為區(qū)別不同單 元，給每個存儲單元賦予地址，都有一條惟一的地址線與存儲單元地址編碼對應(yīng)。2. 簡述存儲器芯片中地址譯碼的方式。答：地址譯碼的方式有兩種：單譯碼方式和雙譯碼方式。單譯碼方式只用一個譯碼電路，將所有的地址信號轉(zhuǎn)換成字選通信號，每個字選通信號 用于選擇一個對應(yīng)的存儲單元。雙譯碼方式采用兩個地址譯碼器，分別產(chǎn)生行選通信號和列選通信號，行選通和列選 通信號同時有效的單元被選中。存儲器一般采用雙譯碼方式，目的是減少存儲單元選通線 的數(shù)

19、量。3. 針對寄存器組、主存、cache、光盤存儲器、軟盤、硬盤、磁帶，回答以卞問題：按存儲容量排出順序(從小到大):(2)按讀寫時間排出順序(從快到慢)。答：(1)寄存器組一 cache 一軟盤一主存一光盤存儲器一硬盤一磁帶。(2)寄存器組一 cache 一主存一硬盤一軟盤一光盤存儲器一磁帶。4.說明SRAM的組成結(jié)構(gòu)；與SRAM相比，DRANI在電路組成上有什么不同之處？ 答：SRAM由存儲體、讀寫電路、地址譯碼電路、控制電路組成，DRAM還需要有動 態(tài)刷新電路。與SRANI相比，DRAM在電路組成上有以卞不同之處：(1) 地址線的引腳一般只有一半，因此，增加了兩根控制線濟、CAS ,分別

20、控制接 受行地址和列地址。(2) 沒有厲引腳，在存儲器擴展時用面來代替。5. DRAM存儲器為什么要刷新DRAM存儲器采用何種方式刷新?有哪幾種常用的刷新方 式？答：DRAM存儲元是通過柵極電容存儲電荷來暫存信息。由于存儲的信息電荷終究會 泄漏，電荷又不能像SRAM存儲元那樣由電源經(jīng)負載管來補充，時間一長，信息就會丟失。 為此，必須設(shè)法由外界按一定規(guī)律給柵極充電，按需要補給柵極電容的信息電荷。此過程叫 “刷新”。DRAM是逐行進行刷新，刷新周期數(shù)與DRAM的擴展無關(guān)，只與單個存儲器芯片的內(nèi) 部結(jié)構(gòu)有關(guān)，對于一個128X128矩陣結(jié)構(gòu)的DRAM芯片，只需128個刷新周期數(shù)。常用的刷新方式有三種：

21、集中式、分散式、異步式。6. 靜態(tài)MOS存儲元、動態(tài)MOS存儲元、雙極型存儲元各有什么特點？答：靜態(tài)MOS存儲元VI、V2、V3、V4組成的雙穩(wěn)態(tài)觸發(fā)器能長期保持信息的狀態(tài) 不變，是因為電源通過V3、V4不斷供給VI或V2電流。動態(tài)MOS存儲元是為了提高芯片的集成度而設(shè)計的。它利用MOS管柵極電容上電荷 的狀態(tài)來存儲信息。時間長了，柵極電容上的電荷會泄漏，而存儲元本身又不能補充電荷， 因此，需要外加電路給存儲元充電，這就是所謂刷新。刷新是動態(tài)存儲器所特有的。雙極型存儲元由兩個雙發(fā)射極晶體管組成。它也是由雙穩(wěn)電路保存信息，其特點是工作 速度比MOS存儲元要高。以上三種存儲元的共同特點是當供電電源

22、切斷時，原存的信息會消失。7. ROM與RAM兩者的差別是什么?指出下列存儲器哪些是易失性的?哪些是非易失性的? 哪些是讀出破壞性的?哪些是非讀出破壞性的？動態(tài)RAM,靜態(tài)RAM, ROM, Cache,磁盤，光盤答：ROM、RAM都是主存儲器的一部分，但它們有很多差別：(l)RAM是隨機存取存儲器，ROM是只讀存取存儲器。(2JRAM是易失性的，一旦掉電，所有信息全部丟失。ROM是非易失性的，其信息可 以長期保存，常用于存放一些固定的數(shù)據(jù)和程序，比如計算機的自檢程序、BIOS、BASIC 解釋程序、游戲卡中的游戲等。(2)動態(tài)RAM、靜態(tài)RAM、Cache是易失性的，ROM、磁盤、光盤是非易

23、失性的。動 態(tài)RAM是瀆出破壞性的，其余均為非讀出破壞性的。8. 下列各種存儲器中，哪些是揮發(fā)性存儲器?哪些是非揮發(fā)性存儲器？磁盤，DRAM, ROM.磁帶，光盤，SRAM, EPROM, PROM, EEPROM答：揮發(fā)性存儲器有DRANL SRAMo非揮發(fā)性存儲器有磁盤、ROM、磁帶、光盤、EPROM、PROM、EEPROMo425綜合J1. 欲設(shè)計具W64KX2位存儲容量的芯片，問如何安排地址線和數(shù)據(jù)線引腳的數(shù)目，才能使 兩者之和最小。請說明有幾種解答。解：設(shè)地址線x根，數(shù)據(jù)線y根，則2“xy = 64Kx2若 v=lx=17v=2x=16v=4x=15v=8x=14因此，當數(shù)據(jù)線為1或

24、2時，引腳之和為18,共有2種解答。2. 表4. 1給出的各存儲器方案中，哪些是合理的?哪些不合理?對那些不合理的可以怎樣修 改？表4.1存儲器MAR的位數(shù)(存儲9S地址寄存器)存儲器的單元數(shù)每個存儲單元的位數(shù)(存儲器數(shù)據(jù)寄存器)(1)1010248(2)10102412(3)810248(4)12102416(5)881024(6)1024108解：合理。(2) 不合理。因為存儲單元的位數(shù)應(yīng)為字節(jié)的整數(shù)倍，所以將存儲單元的位數(shù)改為16較 合理。(3) 不合理。因為MAR的位數(shù)為8,存儲器的單元數(shù)最多為256個，不可能達到1024 個，所以將存儲器的單元數(shù)改為256較合理。(4) 不合理。因為

25、MAR的位數(shù)為12,存儲器的單元數(shù)應(yīng)為4K個，不可能只有1024個, 所以將存儲器的單元數(shù)改為4096才合理。(5) 不合理。因為MAR的位數(shù)為8,存儲器的單元數(shù)應(yīng)為256個，不可能只有8個，所 以將存儲器的單元數(shù)改為256才合理：另外，存儲單元的位數(shù)為1024太長，改為8、16、 32、64均可。(6) 不合理。因為MAR的位數(shù)為1024,太長，而存儲單元數(shù)為10,太短，所以將MAR 的位數(shù)與存儲單元數(shù)對調(diào)一下，即MAR的位數(shù)為10,存儲器的單元數(shù)正好為1024,合理。3. 某存儲器容屋為4KB 其中：ROM2KB，選用EPROM 2KX8: RAM 2KB，選用RAM 1KX8； 地址線A

26、is-Aoo寫出全部片選信號的邏輯式。解：ROM的容量為2KB,故只需1片EPROM；而RAM的容量為2KB,故需RAM芯 片2片。ROM片內(nèi)地址為11位，用了地址線的A10-A0這11根地址線；RAM片內(nèi)地址為 10位，用了地址線的Ar Ao這10根地址線?？?cè)萘啃枰?2根地址線。可以考慮用1根地 址線皿作為區(qū)別EPROM和RANI的片選信號，對于2片RAM芯片可利用Am來區(qū)別其 片選信號。由此，可得到如下的邏輯式：EPROM CS0 =RAM CS = AnA10 CS2 = AnA104.圖4.4(a)是某SRAM的寫入時序圖，其中R/W是讀/寫命令控制線，當R/W線為低電 平時，存儲器

27、按當時地址2450H把數(shù)據(jù)線上的數(shù)據(jù)寫入存儲器。請指出圖中的錯誤，并畫 出正確的寫入時序圖。地址2 592450匚200R/W/ 二圖 4.4 (a)解：在RW線為低電平時，地址、數(shù)據(jù)都不能再變化，正確的寫入時序圖如圖4.4(b)。圖 4.4 (b)5沒有一個IMB容量的存儲器，字長為32位，問：(1) 按字節(jié)編址，地址寄存器、數(shù)據(jù)寄存器各為幾位?編址范闈為多人？(2) 按半字編址，地址寄存器、數(shù)據(jù)寄存器各為幾位?編址范闈為多人？(3) 按字編址，地址寄存器、數(shù)據(jù)寄存器各為幾位?編址范圍為多人？ 解：(1)按字節(jié)編址，1ME=2'°x8，地址寄存器為20位，數(shù)據(jù)寄存器為8位，

28、編址范圍為OOOOOH-FFFFFHo按半字編tit, INIB=220 x8 = 219 x16,地址寄存器為19位，數(shù)據(jù)寄存器為16位，編址范 I韋I 為 00000H-7FFFFH。(3)按字編址，1 NIB=220 x8 = 218 x32，地址寄存器為18位，數(shù)據(jù)寄存器為32位，編址范I韋I 為 00000H3FFFFH°6.用16KX8位的SRAM芯片構(gòu)成64KX16位的存儲器，試畫出該存儲器的組成邏輯 框圖。解:存儲器容量為64KX16位,其地址線為16位(人仇)，數(shù)據(jù)線也是16位(052)；SRAM芯片容量為16KX8位，其地址線為14位，數(shù)據(jù)線為8位。因此組成存儲器

29、時需字 位同時擴展，字擴展采用2： 4譯碼器，以16K為一個模塊，共4個模塊。位擴展釆用兩片 串接：存儲器的組成邏輯框圖如圖4.5所示。圖4.57. 己知某8位機的主存采用半導(dǎo)體存儲器，地址碼為18位，芯片組成該機所允許的最人主 存空間，并選用模塊條的形式，問：(1) 若每個模塊條為32KX8位，共需幾個模塊條？(2) 每個模塊內(nèi)共有多少片RAM芯片？(3) 主存共需多少RAM芯片?CPU如何選擇各模塊條？解：若使用4KX4位RAM(1) 由于主存地址碼給定18位，所以最人存儲空間為218 = 256/C ,主存的最人容量為 256KB?，F(xiàn)每個模塊條約存儲容量為32KB.所以主存共需256KB

30、 / 32KB=8塊扳。(2) 每個模塊條的存儲容量為32KB,現(xiàn)使用4Kx4位的RAM芯片拼成4Kx8位(共8 組)，用地址碼的低12位(觀4口)直接接到芯片地址輸入端，然后用地址的高3位(4AJ通過3： 8譯碼器輸出分別接到8組芯片的選片端。共有8x2=16個RAM。(3)根據(jù)前面所得，共需8個模塊條，用A17A16A15通過3： 8譯碼器來選擇模塊條，如圖4.6所示。8.用8KX 8位的ROM芯片和8KX4位的RAM芯片組成存儲器，按字節(jié)編址，其中 RANI的地址為0000H5FFFH, ROM的地址為60009FFFH,畫出此存儲器組成結(jié)構(gòu)圖 及與CPU的連接圖。解：ram 的地址范I

31、韋I展開為 oooooooooooooooo-o 101111111111111, A12 4。從 ooooh1FFFH,容量為：8K,高位地址A15A14A13,從000-010,所以RAM的容量為8Kx 3=24KoRAM用8KX4的芯片組成，需8KX4的芯片6片。ROM的末地址首地址=9FFFH-6000H=3FFFH,所以ROM蛇容量為214=16Ko ROM用 8Kx8的芯片組成，需8Kx8的芯片2片。圖4.6RAM 的地址范鬧展開為 0110 0000 0000 0000-1001 1111 1111 1111,高位地址A15A14A13 從 o Ii-I00o存儲器的組成結(jié)構(gòu)圖及

32、與CPU的連接如圖4.7所示。計算機組成原理一一習(xí)題與解析 第四章 存儲器系統(tǒng)邵桂芳圖4.79存儲器分布圖如下面所示(按字節(jié)編址)，現(xiàn)有芯片ROM 4Kx 8和RAM8Kx4,設(shè)計此 存儲器系統(tǒng)，將RAM和ROM用CPU連接。解：RAM1區(qū)域是8Kx8,需2片8KX4的芯片；RAM2區(qū)域也是8Kx8,需2片8Kx4的芯片；ROM區(qū)域是8Kx8,需2片4Kx8的芯片。地址分析如下:000 0 0000 0000 0000000 1 1111 1111 1111001 0 0000 0000 0000001 1 1111 1111 1111011 0 0000 0000 0000011 1 111

33、1 1111 1111(1)方法一以內(nèi)部地址多的為主,地址譯碼方案為：用4口&3作譯碼器輸入，則人選RAM1,人選RAM2,人選ROM,當&三二0時選ROME當4歸=1時選ROM2,擴展圖與連接圖如圖4.8所示。圖4.8(2)方法二以內(nèi)部地址少的為主，地址譯碼方案為：用A14A13A12作譯碼器輸入，則人和人選RAMb厶和嶺選RAM2,人選ROM1,人選ROM2,擴展圖和連接圖如圖4.9所示。圖4.910.用8Kx 8的RANI芯片和2Kx 8的ROM芯片設(shè)討一個10Kx 8的存儲器，ROM和RAM 的容量分別為2K和8K, ROM的首地址為0000H, RAM的末地址為3FF

34、FHo(1) ROM存儲器區(qū)域和RAM存儲器區(qū)域的地址范圍分別為多少？(2) 畫出存儲器控制圖及與CPU的連接圖。解：(1) ROM的首地址為0000H, ROM的總?cè)萘繛?Kx 8,RAM的末地址為3FFFH, RAM的總?cè)萘繛?Kx8,所以地址為：2000Ho(2) 設(shè)計方案ROM的地址范闈為RAM的地址范圉為（3）方法一000 000 0000 0000000 111 1111 111100 000 0000 0000111 111 1111 1111以內(nèi)部地址多的為主，地址譯碼方案為：用人3來選擇，當人3=1時選RAM,當A13A12Ah=000 時選 ROM,如圖 4.10 所示。圖

35、 4.10第19頁共26頁（4）方法二以內(nèi)部地址少的為主，地址譯碼方案為：用A3A2A1作譯碼器輸入，則丫。選ROM,人、 人、人、嶺均選RAM，如圖4.11所示。D7F0WEAAqAnAi：A3圖 4.1111.某機字長8位，試用如卞所給芯片設(shè)計一個存儲器,容量為10KW,其中RAM為高8KW, ROM為低2KW,最低地址為0 （RAM芯片類型有為：4Kx8, ROM芯片有：2Kx4）。 地址線、數(shù)據(jù)線各為多少根？ RAM和ROM的地址范圉分別為多少？ 每種芯片各需要多少片。 畫出存儲器結(jié)構(gòu)圖及與CPU連接的示意圖。解： 地址線為14根，數(shù)據(jù)線為8根。 ROM的地址范闈為0000H07FFH

36、、RAM的地址范I韋I為0800H27FFH。 RAM芯片共2片，ROM芯片共2片。 存儲器結(jié)構(gòu)圖及與CPU連接的示意圖如圖4.12所示。圖 4.1212.用8KX 8位的ROM芯片和8KX4位的RAM芯片組成存儲器，按字節(jié)編址，其中RAM 的地址為2000H7FFFH,ROM的地址為9000HEFFFH,畫出此存儲器組成結(jié)構(gòu)圖及與CPU 的連接圖。解：RANI 的地址范圍展開為 001 0000000000000011 11111111111 , 4口 4。從 0000H1FFFH,容量為8K,高位地址九5人口九3從001011,所以RAM的容量為8Kx 3=24K。RAM用8KX4的芯片組

37、成，需8KX4的芯片共6片。ROM 的地址范圍展開為 1001 000000000000-1011 111111111111 ,人口 4。從000H-FFFH,容量為4K,高位地址A15A14A13A12從1001-1011,所以ROM的容量為 4Kx3=12Ko ROM用4Kx8的芯片組成，需4Kx 8的芯片3片。001 0 0000 0000 0000地址分析如下:1011 1111 1111 1111011(1 1111 1111 1111 loolloooo 0000 0000地址譯碼方案：用A15A14A13A12作譯碼器輸入，則乙和乙選RAMI,和人選 ZI2,計算機組成原理一一習(xí)

38、題與解析 第四章 存儲器系統(tǒng)邵桂芳人和嶺選RAM3,笛選ROM1,人選ROM3o存儲器的組成結(jié)構(gòu)圖及與CPU的連接圖如圖4.13所示。第21頁共26頁13. CPU的地址總線16根（九是低位），雙向數(shù)據(jù)總線8根（0D。），控制總線中與主存有關(guān)的信號有MREQ （允許訪存，低電平有效），R/W （高電平讀命令, 低電平寫命令）。主存地址空間分配如下：0-8191為系統(tǒng)程序區(qū)，由EPROM芯片組成，從 8192-32767為用戶程序區(qū)，最后（最人地址）2K地址空間為系統(tǒng)程序工作區(qū)。上述地址為 十進制，按字節(jié)編址。現(xiàn)有如下芯片：EPROM 8K x 8位（控制端僅有厲）SRAM16Kx8位，2Kx8

39、位，4Kx8位，8Kx8位請從上述芯片中選擇芯片來設(shè)計該計算機的主存儲器，畫出主存邏輯框 圖，注意畫選片邏輯（可選用門電路及譯碼器）。081918K (EPROM)解：（8191-0+1）/1024=8,所以EPROM的容量為8KX8十六進制地址范闈為0000H-1FFFH8192327673276863487634886553524K (SRAM1)30K (空)(32767-8192+1)/1024=24,所以SRAM1 的容量為24Kx8十六進制地址范圍為2000H-7FFFH(63487-32768+1)/1024=30,所以空容量為30Kx82K (SRAM2 )(65535-634

40、88+1) / 1024=2,所以SRAM2的容量為2Kx8 十六進制地址范闈為F800H-FFFFH根據(jù)以上分析設(shè)計如下：EPROM 8Kx8芯片1片SRAM 8Kx8位芯片 3片，2Kx8位芯片* 1片，3： 8譯碼器1片，地址分析如下:oool 00000 0000 0000000 11111 1111 1111001 00000 0000 0000 EPROMoil mu mi mi SRAM1mil ooo oooo ooooinn in mi mi SRAM2地址譯碼方案：用A15A14A13作譯碼器輸入，則人選EPROM,人、乙、嶺選SRAM1,嶺選SRAM2,但九/口=11。存

41、儲器的組成結(jié)構(gòu)圖及與CPU的連接圖如圖4.14所示。14.要求用128KX16位的SRAM芯片設(shè)計512KX16位的存儲器，用64Kxl6位的 EPROM芯片組成128KX16位的只讀存儲器。試問：(1) 數(shù)據(jù)寄存器多少位？(2) 地址寄存器多少位？(3) 兩種芯片各需多少位？(4) EPROM的地址從00000H開始，RAM的地址從60000H開始，畫出此存儲器組成框 圖。圖 4.14解：(1)存儲器的總?cè)萘繛?512KX16 位(SRAM) +128Kxl6 位(EPROM)二640Kxl6 位。 數(shù)據(jù)寄存器16位。(2)因為22O = 1024K>640K,所以地址寄存器20位。計

42、算機組成原理一一習(xí)題與解析 第四章存儲器系統(tǒng)邵柱芳(3) 所需 SRAM 芯片數(shù)為(512KX2B) / ( 128Kx2B) =4 (片),所需 EPROM 芯片數(shù)為(128KX2B) / (64KX2B) =2 (片)。(4) EPROM的地址從00000H開始，末地址1FFFFH； SRAM的地址從60000H 開始，末地址為DFFFFHo SRAM的芯片為128Kx2B,內(nèi)部地址線17根；EPROM 的芯片為64Kx2B,內(nèi)部地址線16根。地址展開如下：a 4.1515.某機訪問空間64KB.I/O空間與主存統(tǒng)一編址,1/0空間占用2K,范|制為FCOOHFFFFH。000000000

43、00000000000EPROM00011111miinimiSRAMon0000000000000000011011111mimimi以內(nèi)部地址多的為主，存儲器組成結(jié)構(gòu)框圖如圖4. 15所示。第27頁共26頁現(xiàn)用8KBX8和2KBx8兩種靜態(tài)RAM芯片構(gòu)成主存儲器，RD、WR分別為系統(tǒng) 提供的讀寫信號線，IO/M為高是I/O操作，為低是內(nèi)存操作。請畫出該存儲 器邏輯圖，并標明每塊芯片的地址范圍。解：存儲器邏輯圖如圖4.16所示。IO8KBX8(!) 8KBX8(7) 2KBX8(8) 2KBX8( 14)bO 接口(2K)5 : 32譯碼器A|5 Au A|3 A12 A|RAM (1)芯片

44、的地址范闈是RAM (2)芯片的地址范|制是RAM (3)芯片的地址范闈是圖 4.160000H-1FFFH：2000H-3FFFH：4000H-5FFFH：RAM (4)芯片的地址范|制是6000H7FFFH：RAM (5)芯片的地址范|制是8000H9FFFH：RAM (6)芯片的地址范|制是RAM (7)芯片的地址范|判是RAM (8)芯片的地址范|判是RAM (9)芯片的地址范|制是AOOOH EFFFH；COOOH-DFFFH：E000H-E3FFH：E400H-E7FFH；RAM (10)芯片的地址范闈是RAM (11)芯片的地址范I判是RAM (12)芯片的地址范闈是RAM (1

45、3)芯片的地址范閑是E800H-EBFFH； EC00H EFFFH； F000H-F3FFH； F400H-F7FFH：RAM (14)芯片的地址范闈是F800H-FBFFH；LO空|uj的地址范闈是 FC00HFFFFH 16.用2Kx8的芯片設(shè)計一個8Kxl6的存儲器：當B二0時訪問16位數(shù)；當B二1時 訪問8位數(shù)。解：由于要求存儲器能按字節(jié)訪問，即8Kx16=16Kx8=214x8,所以地址線需 14根，數(shù)據(jù)線為16根。先設(shè)計一個模塊將2Kx8擴展成2KX16,內(nèi)部地址為4“人。設(shè)計方案如下:2KX8=2KX8偶存儲體|CS.奇存儲體CS：B Accs5cs；說明00I1訪問16位毀0

46、100不訪問10I0訪問偶存儲體1101訪問奇存儲體些t真值表可得:CSi -AoCSi - A<, ® B地址分析如下:Al Ao 人9 Ag A?人6 人5 人3 A? A 人00101000000000000000000000000000000000000000000000011訪問0號單元的16位數(shù)訪問偶存儲體的0號單元的8位數(shù) 不訪問(即16位數(shù)的地址必須為偶數(shù)) 訪問奇存儲體的1號單元的8位數(shù)0101000000000000000000000000000000000000000011110011訪問2號單元的16位數(shù)訪問偶存儲體的2號單元的8位數(shù) 不訪問(即16位數(shù)

47、的地址必須為偶數(shù)) 訪問奇存儲體3號單元的8位數(shù)8KX16的存儲器需要四個模塊，因此需用2： 4譯碼器，譯碼器的輸出一般是低 電平有效，設(shè)經(jīng)反相后的輸出分別為K、K、X、人，則西、瓦、芯、 克、瓦、芯、瓦、西、取的表達式分別為：CS嚴 A.Y.csi= A) CS5 = A.Y2 CS7 = A.Y.CS2 =（A, 3）嶺 C54 =（A） 3爲 csd =（A） 3）匕 C5S =（A） 3爲 存儲器結(jié)構(gòu)圖及與CPU連接的示意圖如圖4. 17所示。圖 4. 1717. 用2Kx8的芯片設(shè)計一個8Kx32的存儲器；當00時訪問32位數(shù);當坊B°=01時訪問16位數(shù)：當B,B= 10

48、時訪問8位數(shù)。解：由于要求存儲器能按字節(jié)訪問，即8Kx32=32Kx8=215x8,所以地址線需15根，數(shù)據(jù)線需要32根。先設(shè)計一個模塊將2Kx8擴展成2Kx32,內(nèi)部地址為九？人，擴展圖如下：設(shè)計方案如下:CSlCS2CSCS4說明0 0 001111訪問32位0 0 0 10 0 0 0不訪問0 0 100 0 0 0不訪問0 0 110 0 0 0不訪問0 100110 0訪問16位0 10 10 0 0 0不訪問0 1100 0 11訪問16位0 1110 0 0 0不訪問10 0010 0 0訪問存儲體110 0 10 10 0訪問存儲體210 100 0 10訪問存儲體310 11

49、0 0 0 1訪問存儲體4由此真值表可得:CS = A 瓦（E + B。）CS2 =Bq AoCS3 = B150A1A0 + 恥0 + B/o 九 4。cSq = oAA） + BiBoW + BlBoA/o8KX32的存儲器需要四個模塊，因此需要2： 4譯碼器。譯碼器的輸出一般是低電平 有效，設(shè)經(jīng)反相后的輸出分別為K、K、X、人,則百、百、瓦、西、cs4. cs5CS6、CS1CSs、CS9 . CSlQ、CS、CSl2 . CS3、CS】4、CSl5 . CS“的表達式分別為:CS； = (BlAlAQ + B1BQAlAQ)Y0CS3 = (oAA)+ i5oA4 + 酉鳳瓦人)人cs

50、=（可丘入入+百鳳人入+ b1boa1aq）yoCSs=（岔瓦入+ $爲瓦耳CS?=（百爲瓦耳+酉鳳人入+瓦3。瓦觀）匕CS$ =（色鳥人人+色鳳人人）乙CSg=（百瓦入+ d爲瓦耳必計算機組成原理習(xí)題與解析 第四章存儲器系統(tǒng)邵桂芳CS】=(oAA)+ ioAA)+瓦觀)嶺cs口 =（酉瓦入入+可3。4】入+CSl4=(BlAA0 + BlB0AlA0)Y5cs】5 = (oAA)+ i5oAA)+瓦人)匕CS“ =（酉&入入+瓦B°A入+人觀必存儲器的結(jié)構(gòu)圖及與CPU的連接圖如圖4. 18所示。18. 用16KX1位的DRAM芯片（由128X 128矩陣存儲元構(gòu)成）構(gòu)成64

51、KX 8位的存儲器，要 求：（1）畫出該寄存器組成的邏輯框圖。（2）設(shè)存儲器讀/寫周期均為0.51xs, CPU在ls內(nèi)至少要訪存一次。試問采用 哪種刷新方式比較合理?兩次刷新的最大時間間隔是多少?對全部存儲單元刷新一遍，所 需實際刷新時間是多少？解：（1）根據(jù)題意，存儲器總?cè)萘繛?4KB,故地址線共需16位?，F(xiàn)使用16KX1位的動 態(tài)RAM,共需32片。芯片本身地址線占14位，其組成邏輯框圖如圖4.19所示，其中 使用一片2： 4譯碼器。（2）根據(jù)已知條件，CPU在l“s內(nèi)至少需要訪存一次，采用異步刷新比較合理。對 動態(tài)MOS存儲器來講,兩次刷新的最人時間間隔是2/So RAM芯片讀/寫周期為0.5 “ s,由于16Kx 1位的RAM芯片由128x 128矩陣存儲單元構(gòu)成，刷新時只對128 進行異步方式刷新，故刷新間隔為2ms/128=15.6/s,可刷新信號周期15/SoAAAA A/LNAuAuSv220亠一 一 一 60CZ9SVKZ 二IO< -C.YVVVVVVY Y V V U V V/I圖 4.1919.有一個16KX16的存儲器，用1KX4位的DRAM芯片（內(nèi)部結(jié)構(gòu)為64x 16,引腳 同SRAM）