數(shù)電課程設計出租車計價器

1、目 錄引言1一、設計目的1二、設計任務1 2.1設計要求及技術指標1 2.2要完成的任務1 2.3設計模塊2 2.4總體思想2 2.5總體框圖33、 出租車自動計費器的實現(xiàn)3 3.1出租車電路的實現(xiàn)3 3.1.1里程計算與顯示電路3 3.1.2里程比較電路43.2時間計費模塊中的計數(shù)部分6 3.2.1設計任務分析6 3.2.3單元電路分析與設計6 3.2.4系統(tǒng)原理電路與仿真63.3 時間計費模塊中的比較部分73.3.1 設計任務分析7 3.3.2 系統(tǒng)方案設計7 3.3.3 單元電路分析與設計7 3.3.4 系統(tǒng)原理電路與仿真83.4計價部分84、 仿真過程8 4.1里程大于3km時9 4.

2、2 等待時間大于5分鐘時95、 總電路106、 設計心得10七 、出租車計費器核心器件簡介12 7.1 74LS16012 7.2 74LS85 14 7.3 555計時器15 7.4 7400N 74LS02N 7404N17 7.5所用元件數(shù)量及價格表18八、參考文獻19 引言隨著社會的進步以及人們生活水平的日益提高都促使交通工具的不斷變化，無論是在大城市或是中小城市越來越多的出租車公司不斷的出現(xiàn)。出租車的出現(xiàn)方便了人們的生活，對于現(xiàn)在快節(jié)奏生活方式的人們來說出租車無疑是最好的交通工具。那么其收費的方式自然而然就被給予關注，比如收費標準以及行駛里程等。 一、設計目的 1.1 本電子設計主要

3、實現(xiàn)以下目的： 1）增強對數(shù)字電子技術課程的了解與掌握2）學習相關軟件的使用方法3）具備簡單電子的設計能力二、設計任務2.1設計要求及技術指標設計一出租車計價器，設計要求及技術指標如下：1、 能計汽車行駛的里程和停車等候時間。2、 能自動顯示出該收的車費和停車等候費。3、 超過基本里程，每千米行車費增加1元。4、 在等候計時時，超過基本時間，每分鐘增加0.1元。2.2要完成的任務設計一個出租車自動計費器，計費包括起步價、行車里程計費、等待時間計費三部分，用四位數(shù)碼管顯示金額，最大值為999.9元，最小計價單元為 0.1元，行程 3km內，且等待累計時間5分鐘內，起步費為8元，超過3km，以每k

4、m1元計費，等待時間單價為每分鐘0.1元。用兩位數(shù)碼管顯示總里程，最大為99.9公里。用兩位數(shù)碼管顯示所超時間數(shù)，最大值為59min。 2.3 設計模塊（1）里程計費模塊 里程計費模塊實現(xiàn)對于出租車在形式過程中里程計費功能。當行車里程大于3KM時，計費模塊實現(xiàn)一次計數(shù)。即超過3KM，每公里增加1元。（2）時間計費模塊 時間計費模塊實現(xiàn)對于出租車在形式過程中等候計費功能。當?shù)群顣r間大于5Min時，計費模塊實現(xiàn)一次計數(shù)。即超過5Min，每分鐘增加0.1元。（3）計量計費模塊 計費計量模塊實現(xiàn)對于出租車在行駛和等待過程中的繼承和計時功能；當行車里程大于3KM時或等待時間大于5Min時，計量模塊均實現(xiàn)

5、一次計數(shù)。2.4總體思想 汽車一開動，隨著里程的增加，就會看到汽車前面的計價器里程數(shù)字顯示的讀數(shù)從零逐漸增大，而當行駛到3km時，計費數(shù)字顯示開始從起步價8元開始逐漸增加。當出租車遇到紅燈或堵車時等待計時模塊開始啟動，里程模塊暫停，當?shù)却龝r間大于5min時，超時計時模塊啟動，同時超時計費模塊也啟動，汽車繼續(xù)行駛時，停止等候計時，繼續(xù)增加里程計費，到達目的地時，便顯示應收費用。2.5總體框圖譯碼顯示基本里程比較里程計費器計費電路譯碼顯示里程單價設置譯碼顯示>=1侯時超過基本里程Q每公里脈沖Q1n等候時間出租車里程傳感器輸出信號侯時起動圖2.13、 出租車自動計費器的實現(xiàn) 3.1出租車電路的

6、實現(xiàn)3.1.1里程計算與顯示電路里程計算模塊對測距傳感器發(fā)出的0.1km的脈沖信號進行計數(shù)，計滿10個脈沖表示1km。 用三片74ls160接成三個十進制計數(shù)器，由信號發(fā)生器觸發(fā)脈沖，每觸發(fā)一個脈沖為出租車行進中的0.01km,第一塊加法計數(shù)器累計十次脈沖，向第二快加法計數(shù)器輸去一次脈沖，當?shù)诙K加法計數(shù)器累計到十次時，表示出租車向前行進了1km.里程計算與顯示電路如下圖3.1所示。圖3.1里程顯示電路 3.1.2里程比較電路及計費電路里程比較電路如下圖3.2所示，用兩片74LS160接成100進制計數(shù)器，由信號發(fā)生器觸發(fā)脈沖，每觸發(fā)一個脈沖為出租車行進中的0.1km，當里程超過3km通過74

7、85N比較器,從而7485N（U8）比較器的F（A>B）輸出為高電平，通過或非門作為超基本里程計費的閘門信號， 啟動超基本里程計費電路，由每公里的觸發(fā)脈沖觸發(fā)計費電路實現(xiàn)費用累加。 圖3.2里程比較 基本里程設定為3km。當實際行駛距離超過基本里程時，則在原有計費的基礎上加上每公里單價，電路如下圖3.3所示圖3.33.2時間計費模塊中的計數(shù)部分 3.2.1設計任務分析 汽車在行駛過程中遇到紅燈需要等待，客人有事辦需要等待。等待累計時間3分鐘內，起步費為8元，超過3公里，以每公里1元計費，等待時間單價為每分鐘0.1元。那么，需要設計一個計數(shù)器在3分鐘內計數(shù)器不輸出，第四分鐘脈沖下降沿來時計

8、數(shù)器開始輸出。用多諧振蕩器來控制時鐘脈沖。 3.2.2系統(tǒng)方案設計 用555定時器構成多諧振蕩器并產生T=1min的時鐘脈沖。如下圖3.4所示 圖3.43.2.3單元電路分析與設計 設計框圖輸入脈沖顯示器顯示計數(shù)等候時間計數(shù) 3.2.4系統(tǒng)原理電路與仿真 圖3.53.3 時間計費模塊中的比較部分 3.3.1設計任務分析 等待累計時間3分鐘內，不收取等待時間費用，超過5分鐘以每分鐘1元計費。那么，需要設計一個比較器與計數(shù)器比較，再用另一組計數(shù)器記錄下收費的時間，實現(xiàn)在5分鐘內計數(shù)器不輸出，第6分鐘脈沖下降沿來時計數(shù)器開始輸出。 3.3.2系統(tǒng)方案設計 用4片74ls160構成6000進制計數(shù)器，

9、秒由十進制和六進制級聯(lián)成60進制并依次為秒的個位、十位，分鐘由兩個10進制直接級聯(lián)成100進制且依次為分鐘的個位、十位。用555定時器構成多諧振蕩器并產生T=1min時鐘脈沖。 3.3.2單元電路分析與設計設計框圖 計數(shù)器比較器計費模塊3.3.3系統(tǒng)原理電路與仿真 圖3.53.4計價電路該電路由兩部分組成，一是里程計價：在起價公里以內（如3公里內），按起步價算；若超過起價里程，則每走0.1km，計價器則增加的相應的價錢。二是等候計價；汽車運行時，自動關斷計時等待，而當要等候計數(shù)時，需要手動按動“等侯”計費開關，進行計時，時間超過基本等待時間，每超過1min，則相當超過0.1km，相當于里程增加

10、了0.1km，數(shù)字顯示均為十進制數(shù)。4、 仿真過程 4.1里程大于3km時，仿真如下圖4.1所示 圖4.1 4.2等待時間大于5分鐘時，如下圖4.2所示圖4.2 五、總體電路圖總體電路圖5.1六、心得體會三周的課程設計時間很快就過去了，這三周的課程設計讓我對我們數(shù)電有了更多的認識。 當然包括在這三周中我們這組做的出租車計費器,不僅對它的內部結構有了認識,更對其內部芯片等的作用有了更多的了解.在這次實習過程中,我們遇到了很多問題,例如，在預置好起步價時，當里程超過基本里程時，價錢開始增加，在連線是出現(xiàn)了一些問題，還有在里程比較器和時間比較器中，最初比較器只用了一個只能比較一位二進制數(shù)，然而當里程

11、大于10km或時間大于10分鐘時比較器出現(xiàn)了問題，還有就是將超過的時間和里程轉化為價錢時，仿真時出現(xiàn)了錯誤，而在所有問題中最主要問題是整個電路的連接問題。我們最初的辦法是將整個模塊分塊做出來,當每個模塊都運行正確的時候再將他們整合在一起. 雖然有很多次的努力, 可是我們沒有成功. 后來經(jīng)過仔細思考，我試著改變電路整體模塊電路中元件，最終才得到了我們的預期結果 。經(jīng)過這次多.不僅僅是關于數(shù)字電子電路的知識,更有的是讓我們學到了面對人生的知識.當我們由尋找電路圖的迷茫,到找到有關參考書籍困惑,再到畫圖設計過程中的煩憂,最后到解決后的舒心,我們學會了一種面對困難不屈不撓的精神,我們發(fā)現(xiàn),只要你真正的

12、靜下心 來鉆研,其實一切很簡單,只不過因為當時我們的害怕心理,還有我們的浮躁, 讓我們亂了陣腳.所以不管我們以后是做什么事情,最最重要的是要靜下心,然后努力,這樣之后,我堅信,成功就在不遠方。通過此次課程設計讓我能夠親身參予電子產品的設計師使我更加深深地體 會到：現(xiàn)代的社會是信息的社會，很多與人們生活緊密相關的產品都是電子產品 比如決定現(xiàn)代社會發(fā)展方向的電腦以及幾乎每個同學都擁有的收音機等等無不 說明電子產品的重要性。作為一名測控專業(yè)大三的大學生，我認識到我不僅 要學好課本上的知識，還要學會將所學到的知識聯(lián)系并應用到現(xiàn)實生活中，做到理論聯(lián)系實際。 經(jīng)過三個星期的設計過程，我學到了很多東西，對一

13、年以來所學過的數(shù)電方面的知識也重新學習了一遍，也對自己在數(shù)字電子方面的能力有了更客觀的評價，在這次設計過程中，從最基本的查元件，找資料做起，了解了完整的電子設計的一般步驟，也和同學共同探討研究，學到了很多課堂上學不到的東西，也遇到了各種各樣從沒想過的問題，并認真的解決了它們，另外對各種電子類設計的計算機輔助手段有了更深一步的接觸，同時也使我 增加了對電子方面知識的興趣，也從中發(fā)現(xiàn)了自己的一些不盡如人意的地方，以后要多改進。 課程設計讓我體會到知識運用的重要性，但精神上的豐收更大，使我更加自信，而且，我想我找到了自己的方向。這次課程設計必將成為我們人生中一個非常重要的啟發(fā)，也給我們留下了一個美好

14、的回憶！這次實驗也讓我更加的熟悉、理解了74系列芯片功能的強大，并且能夠熟悉的運用multisim進行電路仿真實驗。我們設計的實驗電路都是用我們所學過的基本簡單的電路芯片和門電路實現(xiàn)的，能實現(xiàn)實驗所需要的所有功能，而且加入了新功能。我們小組分工合作，每個組員分別完成了各部分的工作電路，設計過程中各組員都遇到了不少困難，但經(jīng)過討論和查閱資料都一一解決了。最后小組討論合并電路，這是最關鍵的一部，也是出現(xiàn)最多問題的一部，因為各個人設計的部分電路思路都不大一樣很難合并，經(jīng)過我們大費周章的討論、查閱資料和修改研究，最終還是把整體電路做出來了，并且用multisim 仿真軟件進行了仿真。通過這次實驗，讓我

15、學會了使用multisim 仿真軟件，而且認識到電路設計并不是一個簡單的事，首先要整理好整體電路設計的思路，每一個模塊必須要銜接上，邏輯思維要很好，而且要很熟悉各個電路芯片的功能表，最后才能把電路設計出來。 從理論設計到仿真軟件仿真，再到確定具體方案。整個過程都需要我們充分利用所學的知識進行思考、借鑒。通過本次設計，我加深了對課本知識的認識，同時為了這次課程設計的完成閱讀了大量資料，加深了書本中各種器件的認識與了解，同時為后期的復習打下了一定的基礎。七 出租車計費器核心器件簡介 7.1十進制計數(shù)器74LS160. (1) 74LS160是中規(guī)模集成同步十進制加法計數(shù)器，具有異步清零和同步預置數(shù)

16、的功能。使用74LS160通過置零法或置數(shù)法可以實現(xiàn)任意進制的計數(shù)器。其引腳圖見圖 。 功能管腳圖 圖7.1.1 (2)先對74LS160的基本功能進行測試，邏輯功能表如下圖。 異步清零：當 CLR0時，Q 0Q1Q2Q30。 同步預置：當 LOAD0時.在時鐘脈沖上升沿作用下.Q0D0.Q1D1.Q2D2.Q3D3 鎖存：當使能端 時，計數(shù)器禁止計數(shù)，為鎖存狀態(tài)。 計數(shù)：當使能端EPET1時，為計數(shù)狀態(tài)。 邏輯符號 圖7.1.2 (3)74LS160的邏輯功能表7.2 4位數(shù)值比較器7485(1) 位數(shù)的比較是從的最高位A3和的最高位B3進行比較，如果它們不相等，則該位的比較結果可以作為兩數(shù)

17、的比較結果。若最高位A3B3，則再比較次高位A2和B2，余類推。顯然，如果兩數(shù)相等，那么，比較步驟必須進行到最低位才能得到結果，如圖7.1所示：(2) 功能表7485功能表 表7.1 圖7.1 兩個8位二進制比較的連接電路圖7.2(3) 兩個8位二進制比較的連接電路對于兩個位數(shù)，若高位相同，它們的大小則由低位的比較結果確定。因此，低位的比較結果應作為高位的條件，即低位比較器的輸出端應分別與高位比較器的IAB、IAB、IA=B端連接。當位數(shù)較多且要滿足一定的速度要求時，可以采取并聯(lián)方式如圖7.2所示：7.3 555定時器 555定時器是一種模擬和數(shù)字功能相結合的中規(guī)模集成器件。一般用雙極性工藝制

18、作的稱為 555，用 CMOS 工藝制作的稱為 7555，除單定時器外，還有對應的雙定時器 556/7556。555 定時器的電源電壓范圍寬，可在 4.5V16V 工作，7555 可在 318V 工作，輸出驅動電流約為 200mA，因而其輸出可與 TTL、CMOS 或者模擬電路電平兼容。555定時器的功能主要由兩個比較器決定，兩個比較器的輸出電壓控制 RS 觸發(fā)器和放電管的狀態(tài)。在電源與地之間加上電壓，當 5 腳懸空時，則電壓比較器 C1 的同相輸入端的電壓為 2VCC /3，C2 的反相輸入端的電壓為VCC /3。若觸發(fā)輸入端 TR 的電壓小于VCC /3，則比較器 C2 的輸出為 0，可使

19、 RS 觸發(fā)器置 1，使輸出端 OUT=1。如果閾值輸入端 TH 的電壓大于 2VCC/3，同時 TR 端的電壓大于VCC /3，則 C1 的輸出為 0，C2 的輸出為 1，可將 RS 觸發(fā)器置 0，使輸出為 0 電平。引腳功能1腳：外接電源負端VSS或接地，一般情況下接地。 8腳：外接電源VCC，雙極型時基電路VCC的范圍是4.5 16V，CMOS型時基電路VCC的范圍為3 18V。一般用5V。 3腳：輸出端Vo 2腳：低觸發(fā)端 6腳：TH高觸發(fā)端 4腳：是直接清零端。當此端接低電平，則時基電路不工作，此時不論TR、TH處于何電平，時基電路輸出為“0”，該端不用時應接高電平。 5腳：VC為控制電壓端。若此端外接電壓，則可改變內部兩個比較器的基準電壓，當該端不用時，應將該端串入一只0.01F電容接地，以防引入干擾。 7腳：放電端。該端與放電管集電極相連，用做定時器時電容的放電。 輸入輸出閾值輸入端6觸發(fā)輸入端2復位端4輸出端 3放電管T端7××00導通<2/3Vcc<1/3Vcc11截止&g