微機(jī)課程學(xué)習(xí)總結(jié)

1、武 夷 學(xué) 院 微機(jī)原理與接口技術(shù) 課程學(xué)習(xí)總結(jié)課程名稱：微機(jī)原理與接口技術(shù)學(xué)生班級(jí)：2012通信工程2班學(xué)生姓名：何娟學(xué)生學(xué)號(hào)：20124172023數(shù)學(xué)與計(jì)算機(jī)學(xué)院 第1章 微型計(jì)算機(jī)概述一、微型計(jì)算機(jī)的基本結(jié)構(gòu)的三個(gè)特點(diǎn)1.由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五大部分組成。2.數(shù)據(jù)和程序以二進(jìn)制代碼形式不加區(qū)別地存放在存儲(chǔ)器中，存放位置由地址指定，地址碼也為二進(jìn)制。3.控制器是根據(jù)存放在存儲(chǔ)器中的指令序列即程序來(lái)工作的，并由一個(gè)程序計(jì)數(shù)器（即指令地址計(jì)數(shù)器）控制指令的執(zhí)行 。二、微處理器的概念 微處理器也稱作中央處理單元，簡(jiǎn)稱CPU，是微型計(jì)算機(jī)的核心，指由一片或幾片大規(guī)模集成電

2、路組成的具有運(yùn)算和控制功能的中央處理單元。三、CPU的五大功能1.可以進(jìn)行算術(shù)和邏輯運(yùn)算。2.能對(duì)指令進(jìn)行譯碼并執(zhí)行規(guī)定的動(dòng)作。3.可暫存少量數(shù)據(jù)。4.提供整個(gè)系統(tǒng)所需要的定時(shí)和控制。5.能和存儲(chǔ)器、外設(shè)交換數(shù)據(jù)。6.可以響應(yīng)其他部件發(fā)來(lái)的中斷請(qǐng)求 。四、CPU的控制信號(hào)分為兩類1.由CPU內(nèi)部產(chǎn)生相應(yīng)的控制信號(hào)：送到存儲(chǔ)器、輸入/輸出接口電路和其他部件 2.微型計(jì)算機(jī)系統(tǒng)的其它部件也會(huì)在它們需要的時(shí)候向CPU發(fā)出各種請(qǐng)求信號(hào)：如中斷請(qǐng)求、總線請(qǐng)求等。 五、內(nèi)存儲(chǔ)器的概念1.內(nèi)存儲(chǔ)器又叫內(nèi)存或主存，是計(jì)算機(jī)的存儲(chǔ)和記憶部件，用來(lái)存放數(shù)據(jù)（包括原始數(shù)據(jù)、中間結(jié)果和最終結(jié)果）和程序。2.CPU對(duì)內(nèi)

3、存的操作有讀、寫兩種。其中讀操作是CPU將內(nèi)存單元的內(nèi)容取入CPU內(nèi)部，而寫操作是CPU將其內(nèi)部信息傳送到內(nèi)存單元保存起來(lái)。3.按工作方式不同，內(nèi)存可分為兩大類：隨機(jī)存取存儲(chǔ)器RAM和只讀存儲(chǔ)器ROM。其中RAM可以被CPU隨機(jī)地讀和寫，所以又稱為讀寫存儲(chǔ)器 ，而ROM中的信息只能被CPU隨機(jī)讀取，而不能由CPU任意寫入 。六、輸入/輸出設(shè)備的概念輸入輸出設(shè)備是指微型計(jì)算機(jī)上配備的I/O設(shè)備也稱為外部設(shè)備或外圍設(shè)備（簡(jiǎn)稱外設(shè)），其功能是為微型計(jì)算機(jī)提供具體的輸入/輸出手段。七、總線的概念總線是由一組導(dǎo)線和相關(guān)電路組成，系統(tǒng)總線包括：數(shù)據(jù)總線，地址總線和控制總線。其中1.數(shù)據(jù)總線用來(lái)傳輸數(shù)據(jù)信息

4、，是雙向總線。2.地址總線用于傳送CPU發(fā)出的地址信息，是單向總線。3.控制總線用來(lái)傳送控制信號(hào)、時(shí)序信號(hào)和狀態(tài)信息等。八、微型計(jì)算機(jī)系統(tǒng)的概念1.微型計(jì)算機(jī)系統(tǒng)由硬件和軟件組成。2.微型計(jì)算機(jī)的主要性能指標(biāo)（1）基本字長(zhǎng)（2）主存容量（3）運(yùn)算速度（4）系統(tǒng)配置（5）性能價(jià)格比九、數(shù)的表示 1.數(shù)制之間的轉(zhuǎn)換：任意進(jìn)制到十進(jìn)制是按位（權(quán)）展開(kāi)求累加和；十進(jìn)制到任意進(jìn)制是整數(shù)部分：除基取余，逆寫，小數(shù)部分;乘基取整，順寫。2.原碼、反碼和補(bǔ)碼的計(jì)算：正數(shù)的原碼就是它本身，負(fù)數(shù)的原碼符號(hào)位為1，數(shù)值位為其絕對(duì)值；正數(shù)的反碼就是它本身，負(fù)數(shù)的反碼符號(hào)位為1，數(shù)值位為其絕對(duì)值按位求反。正數(shù)的補(bǔ)碼與原

5、碼相同，即符號(hào)位用0表示，數(shù)值位值不變。負(fù)數(shù)的補(bǔ)碼為反碼加1形成。3.數(shù)的編碼：有BCD碼、ASCII碼這兩種。第2章 微處理器一、微處理器的概念微處理器是采用大規(guī)?；虺笠?guī)模集成電路技術(shù)做成的半導(dǎo)體芯片。計(jì)算機(jī)系統(tǒng)中的各個(gè)部件都在微處理器的統(tǒng)一調(diào)度之下協(xié)調(diào)工作，所以又稱為中央處理單元。二、8086微處理器的功能結(jié)構(gòu)8086微處理器由執(zhí)行部件EU和總線接口部件BIU構(gòu)成。其中EU由運(yùn)算器、寄存器組、控制器等組成，負(fù)責(zé)指令的執(zhí)行；而B(niǎo)IU由指令隊(duì)列、地址加法器、總線控制邏輯等組成負(fù)責(zé)與系統(tǒng)總線打交道。 三、8086的物理地址：物理地址 = 16×段地址 + 偏移地址。四、8086寄存器

6、結(jié)構(gòu)：由寄存器、標(biāo)志寄存器和指令指針寄存器IP組成。其中寄存器包括：通用數(shù)據(jù)寄存器組（AX,BX,CX,DX）、地址指針(SP,BP)和變址寄存器(SI,DI)、段寄存器(CS,DS,SS,ES)；標(biāo)志寄存器（CF,PF,AF,ZF,SF,OF,DF,IF,TF）這9個(gè)標(biāo)志位。1.地址指針和變址寄存器 SP是堆棧指針寄存器、BP是基址指針寄存器、 SI源變址寄存器、 DI目的變址寄存器2. 段寄存器CS代碼段寄存器(存放當(dāng)前堆棧段的起始地址)、DS數(shù)據(jù)段寄存器(存放目前附加段的基地址)、SS堆棧段寄存器(存放當(dāng)前堆棧段的起始地址)、ES附加段寄存器(存放目前附加段的基地址)3. 標(biāo)志寄存器(狀

7、態(tài)標(biāo)志位)OF溢出標(biāo)志：溢出為1 PF奇偶進(jìn)位標(biāo)志：結(jié)果中1的個(gè)數(shù)位為偶數(shù)置1CF進(jìn)位標(biāo)志：右進(jìn)位為1 SF符號(hào)標(biāo)志 ：負(fù)為1， 取最高有效位 ZF零標(biāo)志：是0為1 AF 輔助進(jìn)位標(biāo)志：第3位右進(jìn)位置1(半字節(jié)） （控制標(biāo)志位） DF方向標(biāo)志 、 IF中斷標(biāo)志、 TF陷阱標(biāo)志五、8086的工作模式1.最小模式（系統(tǒng)中的CPU只有8086單獨(dú)一個(gè)處理器）2.最大模式（系統(tǒng)中有多個(gè)微處理器，其中必有一個(gè)主處理器8086）。六、8086幾個(gè)主要的引腳特性（1）CLK系統(tǒng)時(shí)鐘（2）AD15-AD0（地址/數(shù)據(jù)）(3) A19-A16/S6-S3（地址/狀態(tài)）（4）BHE/S7控制總線（5）RD（讀）W

8、R（寫）（6）INTR（可屏蔽中斷請(qǐng)求）（7）NMI（非屏蔽中斷請(qǐng)求）（8）RESET （復(fù)位）八、微機(jī)I/O端口的兩種編址方式 1.統(tǒng)一編址 ：將I/O端口和存儲(chǔ)單元統(tǒng)一編址，即把I/O端口置于存儲(chǔ)器空間。 2.獨(dú)立編址：將I/O端口進(jìn)行獨(dú)立編址，I/O端口空間與存儲(chǔ)器空間相互獨(dú)立。九、8086的總線時(shí)序 1.時(shí)序的概念： 各個(gè)命令信號(hào)的出現(xiàn)，必須有嚴(yán)格的時(shí)間先后順序。這種嚴(yán)格的時(shí)間先后順序就稱為時(shí)序，即計(jì)算機(jī)操作運(yùn)行的時(shí)間順序。 2.時(shí)鐘周期、總線周期、指令周期 時(shí)鐘周期是CPU的基本時(shí)間計(jì)量單位，所有操作都以這個(gè)時(shí)鐘周期為基準(zhǔn)，它是計(jì)算機(jī)系統(tǒng)工作速度的重要標(biāo)志；總線周期是CPU通過(guò)系統(tǒng)總

9、線對(duì)外部存儲(chǔ)器或I/O端口進(jìn)行一次訪問(wèn)所需的時(shí)間；指令周期是執(zhí)行一條指令所需要的時(shí)間。第3章尋址方式和指令系統(tǒng)一、指令語(yǔ)句格式 標(biāo)號(hào): <操作碼>操作數(shù)，操作數(shù)；注釋1.標(biāo)號(hào)：指令的標(biāo)號(hào)表示一條指令的符號(hào)地址，后面必須帶有一個(gè)冒號(hào)。2.操作碼：操作碼規(guī)定操作的性質(zhì)，表示指令所要執(zhí)行的操作。3.操作數(shù)：操作數(shù)表示指令執(zhí)行過(guò)程中操作的對(duì)象，提供操作數(shù)的地址或操作數(shù)本身，即從何處獲得操作數(shù)以及運(yùn)算結(jié)果存在何處。操作數(shù)分為：?jiǎn)尾僮鲾?shù)、雙操作數(shù)（源操作數(shù)和目的操作數(shù)）、無(wú)操作數(shù)。4.注釋：注釋用于解釋程序。二、尋址方式 1.尋址方式的概念：所謂尋址方式，就是操作數(shù)地址的形成方式，形成操作數(shù)地

10、址的過(guò)程稱為尋址過(guò)程。 2.8086CPU的尋址方式分為兩類：與數(shù)據(jù)有關(guān)的尋址方式、與轉(zhuǎn)移地址有關(guān)的尋址方式 3.7種尋址方式：（1）立即尋址方式：操作數(shù)直接在指令中給出，主要用于給寄存器賦初值 ，只能用于SRC（源操作數(shù)）字段，不能作目的操作數(shù) 。 （2）寄存器尋址方式：操作數(shù)存放在指令指定的8位、16位或32位通用寄存器中，常用來(lái)存放運(yùn)算對(duì)象、中間結(jié)果、運(yùn)算結(jié)果、計(jì)數(shù)值等。這2種尋址方式與存儲(chǔ)器無(wú)關(guān)、速度快，只在CPU內(nèi)部執(zhí)行，不依靠外部總線。 （3）直接尋址方式：直接尋址指的是操作數(shù)在存儲(chǔ)器中的有效地址EA直接包含在指令中，其中有效地址EA（即：操作數(shù)的偏移地址）由指令直接給出，先求操作

11、數(shù)的物理地址，再訪問(wèn)存儲(chǔ)器取得操作數(shù) 。物理地址PA = 16d ´(DS) + EA。 （4）寄存器間接尋址方式：操作數(shù)的有效地址EA存放在基址寄存器BX、BP，或變址寄存器SI、DI中，而操作數(shù)在存儲(chǔ)器中。如果指定的寄存器是BP，則操作數(shù)默認(rèn)在堆棧段中。操作數(shù)的物理地址為：（DS）*16+(SI/DI/BX)或（SS）*16+BP (5)寄存器相對(duì)尋址方式/直接變址尋址: 操作數(shù)的有效地址是一個(gè)基址寄存器或變址寄存器中存放的數(shù)據(jù)加上指令中給出的8位或16位偏移量.其物理地址為：（DS）×16（SI/DI/BX）8位或16位偏移量或 （SS）×16（BP）8位或

12、16 位偏移量 (6)基址變址尋址方式:操作數(shù)的有效地址是一個(gè)基址寄存器和一個(gè)變址寄存器的內(nèi)容之和 段寄存器一般由基址寄存器決定，使用BX默認(rèn)段寄存器DS；使用BP，默認(rèn)段寄存器SS. 其物理地址為：（DS）×16（BX）（SI/DI）或（SS）×16+(BP)+（SI/DI） (7)相對(duì)基址變址尋址方式: 操作數(shù)的有效地址是一個(gè)基址寄存器和一個(gè)變址寄存器的內(nèi)容和8位或16位位移量之和。當(dāng)基址寄存器為BX時(shí)，用DS為段寄存器，當(dāng)基址寄存器為BP時(shí)，用SS為段寄存器。物理地址=16d×（DS）（BX）（SI）（DI）8位16位位移量 或=16d× （SS）

13、（BP）（SI）（DI）8位16位位移量三、8086的六種指令類型 （1）數(shù)據(jù)傳送指令（2）算術(shù)運(yùn)算指令（3）邏輯運(yùn)算指令（4） 串操作指令 （5）控制轉(zhuǎn)移指令 （6）處理器控制指令 四、數(shù)據(jù)傳送指令 數(shù)據(jù)傳送指令用于寄存器、存儲(chǔ)單元和輸入輸出端口之間傳送數(shù)據(jù)或地址。除SAHF和POPF外，對(duì)標(biāo)志無(wú)影響。1.通用數(shù)據(jù)傳送指令基本格式：傳送指令： MOV DEST, SRC 功能： (DEST) ¬ (SRC)2.交換指令XCHG 基本格式：交換指令： XCHG OPR1, OPR2 功能： (OPR1) « (OPR2) 3.堆棧操作指令 基本格式：（1）進(jìn)棧指令： PUS

14、H SRC功能： (SP) ¬ (SP) 2， ( (SP)+1, (SP) ) ¬ (SRC) （2）出棧指令： POP DST 功能： (DST) ¬ (SP)+1, (SP) (SP) ¬ (SP) + 2 4.換碼指令 基本格式：換碼指令：XLAT 或XLAT OPR 功能：(AL) ¬ ( (BX) + (AL) )五、地址傳送指令 1.有效地址傳送指令LEA 基本格式：地址傳送指令LEA DEST, SRC 功能： (DEST) ¬ SRC 2.地址指針傳送指令 (1)指針?biāo)图拇嫫骱虳S指令：基本格式：格式 ：LDS DE

15、ST, SRC 功能：(DEST) ¬ (SRC) ， (DS) ¬ (SRC+2) (2)指針?biāo)图拇嫫骱虴S指令： 基本格式：格式 ：LES REG, SRC 功能：(REG) ¬ (SRC) (ES) ¬ (SRC+2)六、標(biāo)志傳送指令 1.標(biāo)志讀寫指令(1)標(biāo)志送AH指令LAHF 基本格式：格式:LAHF 功能： (AH) ¬(FLAGSL) (2)AH送標(biāo)志寄存器指令SAHF 基本格式：格式:SAHF 功能： (FLAGSL) ¬ (AH) 2.標(biāo)志入棧出棧指令 （1）標(biāo)志進(jìn)棧指令 格式：PUSHF 功能：（SP）¬

16、(SP)-2,(SP+1，(SP) ¬ (PSW) (2) 標(biāo)志出棧指令格式：POPF 功能：(PSW) ¬(SP+1，(SP),（SP）¬(SP)+ 2七、輸入輸出指令1.輸入指令I(lǐng)N長(zhǎng)格式:IN AL/AX, PORT 功能： (AL) ¬ (PORT)或(AX) ¬ (PORT+1, PORT) 短格式: IN AL/AX, DX 功能： (AL) ¬ (DX)或 (AX) ¬ (DX)+1,(DX) 2.輸出指令OUT長(zhǎng)格式： OUT PORT, AL/AX 功能： (PORT) ¬ (AL)或(PORT+

17、1, PORT) ¬ (AX)短格式： OUT DX, AL /AX 功能： (DX) ¬ (AL)或(DX)+1, (DX) ¬ (AX)第5章 輸入輸出接口一、接口電路的分類1.使微處理器工作所需要的輔助/控制電路。2.I/O接口電路。二、接口電路中的信息（1）數(shù)據(jù)信息（2） 狀態(tài)信息（3）控制信息三、接口的6個(gè)基本功能（1）數(shù)據(jù)緩沖功能（2）端口選擇功能（3）信號(hào)轉(zhuǎn)換功能（4）接收和執(zhí)行CPU命令的功能（5）中斷管理功能（6） 可編程功能四、接口的基本結(jié)構(gòu)I/O接口通常由若干個(gè)端口、地址譯電路、數(shù)據(jù)緩沖/鎖存器這三部分組成。 端口：I/O接口通常設(shè)置有三類寄

18、存器（數(shù)據(jù)寄存器、狀態(tài)寄存器、控制寄存器），用來(lái)暫存CPU和外設(shè)之間傳輸?shù)臄?shù)據(jù)、狀態(tài)和控制信息。地址譯碼電路：它由譯碼器或能實(shí)現(xiàn)譯碼功能的其它芯片構(gòu)成。作用是進(jìn)行設(shè)備選擇，是接口中不可缺少的部分。數(shù)據(jù)緩沖器與鎖存器：為了不使系統(tǒng)數(shù)據(jù)總線的信號(hào)傳輸發(fā)生“信息沖突”，要求所有的這些連接到系統(tǒng)數(shù)據(jù)總線的設(shè)備具有三態(tài)輸出的功能。五、I/O端口的2種編址方式1.統(tǒng)一編址方式概念：從存儲(chǔ)器空間劃出一部分地址空間給I/O設(shè)備，把I/O接口中的端口當(dāng)作存儲(chǔ)器單元一樣進(jìn)行訪問(wèn)，不設(shè)置專門的I/O指令。優(yōu)點(diǎn)：（1）訪問(wèn)I/O端口可實(shí)現(xiàn)輸入/輸出操作，還可以對(duì)端口內(nèi)容進(jìn)行算術(shù)邏輯運(yùn)算、移位等等；（2） 能給端口有較

19、大的編址空間，這對(duì)大型控制系統(tǒng)和數(shù)據(jù)通信系統(tǒng)是很有意義的； 2.獨(dú)立編址方式概念：I/O端口地址空間和存儲(chǔ)器地址空間是獨(dú)立的、分開(kāi)的，即I/O端口地址不占用存儲(chǔ)器地址空間。優(yōu)點(diǎn)：（1）I/O端口地址不占用存儲(chǔ)器空間（2）使用專門的I/O指令對(duì)端口進(jìn)行操作，I/O指令短、執(zhí)行速度快（3）由于專門I/O指令與存儲(chǔ)器訪問(wèn)指令有明顯的區(qū)別，使程序中I/O操作和存儲(chǔ)器操作層次清晰，程序的可讀性強(qiáng)。六、3種端口地址譯碼1.門電路譯碼：這是最基本的也是最簡(jiǎn)單的地址譯碼方法。通常采用各種門電路，如與門、或門、非門等電路的組合。2.譯碼器譯碼：譯碼器通常由三個(gè)部分組成：譯碼控制端，選擇輸入端，譯碼輸出端。其中A

20、8到A9是用來(lái)控制的，A5到A7是用來(lái)選擇芯片A0到A4是片內(nèi)端口尋址。3.比較器譯碼：將比較器的A(或B)輸入端輸入地址信號(hào)，B(或A)端接一組DIP開(kāi)關(guān)。這種譯碼法的特點(diǎn)是可以通過(guò)改變DIP開(kāi)關(guān)的設(shè)置，很容易地改變接口的地址。七、CPU與外設(shè)之間的3種數(shù)據(jù)傳送方式1.程序控制方式。這種方式又可以分為無(wú)條件傳送方式和查詢傳送方式2.中斷方式。中斷傳送是一種效率更高，且具實(shí)時(shí)性的數(shù)據(jù)傳送方式。3.直接存儲(chǔ)器存取DMA方式。DMA控制器從CPU完全接管對(duì)總線的控制，數(shù)據(jù)交換不經(jīng)過(guò)CPU，而直接在內(nèi)存和I/O設(shè)備之間進(jìn)行。第6章 存儲(chǔ)器一、半導(dǎo)體存儲(chǔ)器的分類1按制造工藝分類（1）雙極型（2）金屬氧

21、化物半導(dǎo)體型2按存取方式分類（1）隨機(jī)存取存儲(chǔ)器RAM，進(jìn)一步分為靜態(tài)RAM和動(dòng)態(tài)RAM。（2）只讀存儲(chǔ)器ROM ，又可分為掩膜式ROM、熔煉式可編程的PROM、可用紫外線擦除、可編程的EPROM和可用電擦除、可編程的E2PROM等。二、半導(dǎo)體存儲(chǔ)芯片的組成1存儲(chǔ)體2地址譯碼器 3控制邏輯電路4數(shù)據(jù)緩沖器三、半導(dǎo)體存儲(chǔ)器的主要性能指標(biāo)（1）存儲(chǔ)容量 （2） 存取速度 （3）功耗 (4) 可靠性 (5) 性能/價(jià)格比四、隨機(jī)存取存儲(chǔ)器 1SRAM的基本存儲(chǔ)電路 ：該電路有兩種穩(wěn)定狀態(tài)：T1截止，T2導(dǎo)通為狀態(tài)“1”；T2截止，T1導(dǎo)通為狀態(tài)“0”。 2. DRAM的基本存儲(chǔ)電路：基本單元電路一般

22、由四管、三管和單管組成。 刷新的概念：就是不斷地每隔一定時(shí)間（一般每隔2ms）對(duì)DRAM的所有單元進(jìn)行讀出，經(jīng)讀出放大器放大后再重新寫入原電路中，以維持電容上的電荷，進(jìn)而使所存信息保持不變。五、半導(dǎo)體存儲(chǔ)器接口技術(shù) 1. 存儲(chǔ)器與CPU的接口的組成：地址線的連接、數(shù)據(jù)線的連接、控制線的連接。2.存儲(chǔ)器與CPU接口的一般問(wèn)題：（1）CPU總線的負(fù)載能力（2）存儲(chǔ)器與CPU之間的時(shí)序配合（3）存儲(chǔ)芯片的選用和地址分配。六、以通過(guò)片內(nèi)地址譯碼器選擇存儲(chǔ)單元。2.常用的片選控制信號(hào)的譯碼方法：全譯碼法、部分譯碼法、線選法、混合譯碼法（1）全譯碼法是指將地址總線中除片內(nèi)地址以外的全部高位地址接到譯碼器的

23、輸入端參與譯碼。（2）部分譯碼法是將高位地址線中的一部分（而不是全部）進(jìn)行譯碼，產(chǎn)生片選信號(hào)。（3）線選法是指高位地址線不經(jīng)過(guò)譯碼，直接作為存儲(chǔ)芯片的片選信號(hào)。（4）混合譯碼法是將線選法與部分譯碼法相結(jié)合的一種方法。七、存儲(chǔ)器與控制總線、數(shù)據(jù)總線的連接1.存儲(chǔ)器與控制總線的連接 存儲(chǔ)器與控制總線有關(guān)的外部接口信號(hào)線除主要還有兩類：一是讀寫控制線，用于決定操作類型；二是行選通、列選通信號(hào)線（僅對(duì)DRAM芯片），用于控制DRAM的行、列地址線輸入和動(dòng)態(tài)刷新。2存儲(chǔ)器與數(shù)據(jù)總線的連接 由于存儲(chǔ)芯片的內(nèi)部結(jié)構(gòu)不同，有的有8條數(shù)據(jù)引線，如2716、2128；有的數(shù)據(jù)引線只有4條，如2114；有的只有一根

24、數(shù)據(jù)輸入、輸出線，如2118。八、高速緩沖存儲(chǔ)器1.由控制器（主存地址寄存器、主存地址變換機(jī)構(gòu)、替換控制部件、地址寄存器）和存儲(chǔ)體構(gòu)成。2.替換算法：先進(jìn)先出算法（FIFO）和近期最少使用算法（LRU）。第7章 中斷系統(tǒng)一、中斷、中斷源及中斷系統(tǒng)的概念 1.中斷：是指在CPU正常運(yùn)行程序時(shí)，由于內(nèi)部事件、外部事件或由程序預(yù)先安排的事件所引起的CPU暫時(shí)停止正在運(yùn)行的程序，而轉(zhuǎn)去執(zhí)行請(qǐng)求CPU服務(wù)的內(nèi)部/外部事件或預(yù)先安排事件的服務(wù)程序，待服務(wù)程序處理完畢后又返回去繼續(xù)執(zhí)行被暫停的程序，這個(gè)過(guò)程稱為中斷。 2.中斷源：發(fā)出中斷請(qǐng)求的外部設(shè)備或引起中斷的內(nèi)部原因稱為中斷源。3.中斷系統(tǒng):中斷系統(tǒng)是

25、指實(shí)現(xiàn)中斷功能的軟硬件的統(tǒng)稱。中斷系統(tǒng)的功能：（1）正確識(shí)別中斷請(qǐng)求，實(shí)現(xiàn)中斷響應(yīng)、中斷處理及中斷返回（2）實(shí)現(xiàn)中斷優(yōu)先級(jí)排隊(duì) （3）實(shí)現(xiàn)中斷嵌套。二、中斷處理過(guò)程包括中斷請(qǐng)求、中斷判優(yōu)、中斷響應(yīng)、中斷處理和中斷返回五個(gè)基本階段。1.中斷請(qǐng)求：是中斷源向CPU發(fā)出的信號(hào)，作用是請(qǐng)求CPU為其服務(wù)。 2.中斷判優(yōu)：在多個(gè)中斷源同時(shí)發(fā)出中斷請(qǐng)求時(shí)，CPU能夠識(shí)別出優(yōu)先權(quán)級(jí)別最高的中斷源，并首先響應(yīng)它。在處理完畢后，再響應(yīng)級(jí)別較低的中斷源的請(qǐng)求。3.中斷響應(yīng)：包括關(guān)中斷、保存斷點(diǎn)4.中斷處理：包括保護(hù)現(xiàn)場(chǎng)、執(zhí)行中斷服務(wù)程序、恢復(fù)現(xiàn)場(chǎng)5. 中斷返回：執(zhí)行中斷返回指令，返回到原程序的中斷斷點(diǎn)處繼續(xù)原程序

26、的執(zhí)行。三、中斷嵌套的概念 1.CPU在執(zhí)行某個(gè)中斷服務(wù)程序時(shí)，接收到新的較高級(jí)中斷請(qǐng)求，從而中斷正在處理的中斷，響應(yīng)優(yōu)先級(jí)別高的中斷請(qǐng)求，在進(jìn)入運(yùn)行新的中斷服務(wù)程序時(shí)，又出現(xiàn)了更高級(jí)的中斷請(qǐng)求，如此一個(gè)中斷請(qǐng)求尚未處理完，又轉(zhuǎn)而處理新的中斷請(qǐng)求，稱為中斷的多級(jí)嵌套或稱為多級(jí)中斷。 2.實(shí)現(xiàn)多級(jí)中斷需要注意的兩個(gè)問(wèn)題： （1）實(shí)現(xiàn)多重中斷的重要條件是在中斷服務(wù)執(zhí)行過(guò)程中必須開(kāi)放中斷。（2）必須加入屏蔽本級(jí)和較低級(jí)的中斷請(qǐng)求的環(huán)節(jié)，保證只有高級(jí)中斷源才能中斷低級(jí)的中斷處理。四、8086的中斷結(jié)構(gòu) 1.外部中斷：是由外部硬件請(qǐng)求產(chǎn)生的中斷，所以又稱為硬件中斷。分為非屏蔽中斷和可屏蔽中斷。2內(nèi)部中斷

27、：是指令的執(zhí)行或者軟件對(duì)標(biāo)志寄存器中某個(gè)標(biāo)志的設(shè)置產(chǎn)生的中斷。又分為專用中斷（0型中斷除法出錯(cuò)中斷、1型中斷單步中斷、3型中斷斷點(diǎn)中斷、4型中斷溢出中斷）和指令中斷兩種。五、中斷向量和中斷向量表 1.中斷向量是中斷服務(wù)程序的入口地址。 2.中斷向量表是把系統(tǒng)中所有的中斷向量集中起來(lái)放到存儲(chǔ)器的某一區(qū)域。 3.PC系列微機(jī)的存儲(chǔ)器的000003FFH共1024個(gè)地址單元作為中斷向量存儲(chǔ)區(qū)，每個(gè)中斷向量需占用4個(gè)字節(jié)的地址空間，故可容納256個(gè)中斷向量。4. 中斷向量地址：中斷向量在表中的位置。中斷向量地址中斷類型號(hào)×4六、可編程中斷控制器8259A 內(nèi)部結(jié)構(gòu)：（1）中斷請(qǐng)求寄存器（2）

28、中斷服務(wù)寄存器（3）中斷屏蔽寄存器（4）優(yōu)先權(quán)分析器（5）讀/寫邏輯（6）數(shù)據(jù)總線緩沖器（7）控制邏輯（8）級(jí)聯(lián)緩沖器/比較器第8章 計(jì)數(shù)器/定時(shí)器與DMA控制器一、 外部定時(shí)方法1.軟件定時(shí)：它是利用CPU內(nèi)部定時(shí)機(jī)構(gòu)，運(yùn)用軟件編程，循環(huán)執(zhí)行一程序而產(chǎn)生的等待延時(shí)。優(yōu)點(diǎn)是不需要增加硬設(shè)備，只需編制相應(yīng)的延時(shí)程序以備調(diào)用。缺點(diǎn)是CPU執(zhí)行延時(shí)等待時(shí)間增加了CPU的時(shí)間開(kāi)銷，降低了CPU的效率，浪費(fèi)CPU的資源，定時(shí)程序的通用性差。2.硬件定時(shí)：采用可編程通用的定時(shí)/計(jì)數(shù)器或單穩(wěn)延時(shí)電路產(chǎn)生定時(shí)或延時(shí)。優(yōu)點(diǎn)：不占用CPU的時(shí)間，定時(shí)時(shí)間長(zhǎng)，使用靈活。尤其是定時(shí)準(zhǔn)確二、可編程計(jì)數(shù)器/定時(shí)器的工作原

29、理 1.作為計(jì)數(shù)器，即在設(shè)置好計(jì)數(shù)初值后，便開(kāi)始對(duì)外部觸發(fā)脈沖作減1計(jì)數(shù)，減為0時(shí)，輸出一個(gè)信號(hào)。 2.作為定時(shí)器，即在設(shè)置好定時(shí)常數(shù)后，便對(duì)外部時(shí)鐘信號(hào)作減1計(jì)數(shù)，并按定時(shí)常數(shù)不斷地產(chǎn)生時(shí)鐘周期整數(shù)倍的定時(shí)。3.兩者的區(qū)別：作為計(jì)數(shù)器，在減到“0”以后，輸出一個(gè)信號(hào)計(jì)數(shù)便結(jié)束；而作為定時(shí)器，在減到“0”時(shí)，把定時(shí)常數(shù)自動(dòng)重裝，從而能連續(xù)重復(fù)減1計(jì)數(shù)，獲得一個(gè)恒定的周期輸出。三、可編程計(jì)數(shù)器/定時(shí)器的工作原理的基本結(jié)構(gòu) 1. 包括控制寄存器、計(jì)數(shù)初值寄存器、計(jì)數(shù)輸出寄存器、計(jì)數(shù)器。 2.計(jì)數(shù)器的兩個(gè)輸入信號(hào)：計(jì)數(shù)脈沖(CLK)信號(hào)、門控制脈沖（GATE）信號(hào)四、可編程計(jì)數(shù)器/定時(shí)器82531.

30、內(nèi)部結(jié)構(gòu)：包括數(shù)據(jù)總線緩沖器、讀寫邏輯電路、控制字寄存器、計(jì)數(shù)器 2.8253的6種工作方式及特點(diǎn) 區(qū)分這6種工作方式的主要標(biāo)志有3點(diǎn)：一是輸出波形不同；二是啟動(dòng)計(jì)數(shù)器的觸發(fā)方式不同；三是計(jì)數(shù)過(guò)程中門控信號(hào)GATE對(duì)計(jì)數(shù)操作的控制不同。 方式0低電平輸出（GATE信號(hào)上升沿繼續(xù)計(jì)數(shù)）方式1低電平輸出（GATE信號(hào)上升沿重新計(jì)數(shù)）方式2周期性負(fù)脈沖輸出方式3周期性方波輸出方式4單次負(fù)脈沖輸出（軟件觸發(fā)）方式5單次負(fù)脈沖輸出（硬件觸發(fā)）五、8253的編程包括設(shè)定方式控制字和設(shè)定計(jì)數(shù)初值 1. 設(shè)定方式控制字（1）SC1、SC0：用于選擇計(jì)數(shù)器。(2)RW1、RW0讀寫控制位。（3）M2、M1、M0

31、：用來(lái)選擇計(jì)數(shù)器工作方式。（4）BCD：選擇計(jì)數(shù)格式。 當(dāng)SC1、SC0= 00 計(jì)數(shù)器，01 計(jì)數(shù)器1，10 計(jì)數(shù)器2，11 無(wú)意義 當(dāng)RW1 RW0 =00 計(jì)數(shù)器鎖存，01 只讀/寫計(jì)數(shù)器低字節(jié)，10 只讀/寫計(jì)數(shù)器高字節(jié)，11 讀/寫計(jì)數(shù)器16位數(shù)，先低字節(jié)，后高字節(jié) 。當(dāng)M2M1 M0 =000方式0，001方式1，010方式2，011方式3，100方式4，101方式5 當(dāng)BCD=1 十進(jìn)制計(jì)數(shù)，0 二進(jìn)制計(jì)數(shù) 。2. 設(shè)定計(jì)數(shù)初值 計(jì)數(shù)初值Ci=輸入CLK脈沖的個(gè)數(shù)/輸出OUT的次數(shù) 定時(shí)常數(shù)Ti=輸入CLK的頻率/輸出OUT的頻率=CLK的頻率OUT的周期第9章 并行接口與串行接口一、計(jì)算機(jī)的通信有兩種基本方式 1.并行通信：數(shù)據(jù)的所有位被同時(shí)傳送出去2.串行通信：數(shù)據(jù)被逐位順序傳送二、并行接口的特點(diǎn) 1并行接口是在多根數(shù)據(jù)線上以數(shù)據(jù)字節(jié)或字為單位與I/O設(shè)備或被控對(duì)象傳輸數(shù)據(jù)。 2.并行接口適用于近距離