數字電子技術基礎課件閻石主編PPT課件

1、數字電路組合邏輯電路時序邏輯電路 任一時刻的輸出僅取決于該時刻的輸入，與電路原來的狀態(tài)無關。 任一時刻的輸出不僅取決于現時的輸入，而且還與電路原來狀態(tài) 有關。4.1 概述第1頁/共114頁 組合邏輯電路在電路結構上不包含存儲單元，僅僅是由各種門電路組成，第2頁/共114頁4.2 組合邏輯電路的分析和設計方法4.2.1 組合邏輯電路的分析方法組合邏輯電路圖寫出邏輯表達式分析方法步驟：化簡說明功能列真值表已知邏輯電路說明邏輯功能分 析第3頁/共114頁邏輯圖邏輯表達式 1 1 最簡與或表達式化簡 2 )(1 ABY)(2 BCY)(3 CAYY 2 CABCABY從輸入到輸出逐級寫出)()()()

2、(321 CABCABYYYY第4頁/共114頁最簡與或表達式 3 真值表CABCABY 3 4 電路的邏輯功能當輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。 4 00010111第5頁/共114頁ABCD)(DBA)(DC)(ACD)(BCD)(CBD)(BD)(CD)()( DCDBA)()()( CBDBCDACD)()( CDBD第6頁/共114頁解：DCDBADCDBAY )()(2CBDBCDACDCBDBCDACDY )()()(1CDBDCDBDY )()(0第7頁/共114頁

3、由真值表知：該電路可用來判別輸入的4位二進制數數值的范圍。第8頁/共114頁BACIBA)(CIBA)(ABCIBASABCIBACO)(第9頁/共114頁這是一個全加器電路CIBASABCIBACO)(第10頁/共114頁形式變換寫出表達式并簡化4.2.2 組合邏輯電路的設計方法根據實際邏輯問題最簡單邏輯電路設 計步驟：確定輸入、輸出列出真值表分析題意，將設計 要求轉化為邏輯關系，這一步為設計組合邏輯電路的關鍵根據設計要求根據設計所用芯片要求畫邏輯電路圖選擇所需門電路第11頁/共114頁例1：設計三人表決電路（A、B、C）。每人一個按鍵，如果同意則按下，不同意則不按。結果用指示燈表示，多數同

4、意時指示燈亮，否則不亮。用與非門實現.解:1.首先指明邏輯符號取“0”、“1”的含義。三個按鍵A、B、C按下時為“1”，不按時為“0”。輸出量為 L，多數贊成時是“1”，否則是“0”。第12頁/共114頁2.根據題意列出真值表A B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 3.畫出卡諾圖化簡：ABC000011111011110000ABBCACL= AC + BC + AB第13頁/共114頁4、用與非門實現邏輯電路)()()()( BCACABBCACABLABCL第14頁/共114頁例4.2.

5、2：解:取紅、黃、綠三盞燈分別用R、A、G表示，設燈亮為“1”，不亮為“0”；故障信號為輸出變量用Z表示，規(guī)定正常為“0”，不正常為“1”。R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 1、列真值表2、寫邏輯函數式RAGGRAGARAGRGARZ第15頁/共114頁3、化簡RAG000011111011111000RGRAAGGARRARGAGGARZ第16頁/共114頁4、畫邏輯圖RARGAGGARZ第17頁/共114頁用與非門實現)()()()()( RARGAGGARRARGAGGARZ第1

6、8頁/共114頁用與或非門實現RAG000011111011111000)(GARGARGARZ第19頁/共114頁 4.3 若干常用的組合邏輯電路4.3.1 編碼器編碼：用二進制代碼來表示某一信息（文字、數字、符號）的過程。 實現編碼操作的電路稱為編碼器。編碼器高？低？碼？第20頁/共114頁普通編碼器3位二進制（8線3線）編碼器真值表任何時刻只允許輸入一個編碼信號，否則輸出將發(fā)生混亂。一、二進制編碼器輸入端：2n輸出端：n高電平有效第21頁/共114頁753107632176542IIIIYIIIIYIIIIY圖4.3.2第22頁/共114頁優(yōu)先編碼器 在優(yōu)先編碼器電路中，允許同時輸入兩個

7、以上編碼信號。編碼時只對優(yōu)先權最高的進行編碼。8線3線優(yōu)先編碼器74LS148邏輯圖（圖4.3.3）。選通輸入端選通輸出端擴展端第23頁/共114頁輸入：邏輯0(低電平）有效輸出：邏輯0(低電平）有效低電平表示“電路工作，但無編碼輸入”低電平表示“電路工作，且有編碼輸入”第24頁/共114頁例4.3.1：試用兩片74LS148組成16線4線優(yōu)先編碼器。優(yōu)先權最高 均無信號時，才允許對 輸入信號編碼。7A0A15A8A第25頁/共114頁00101111111001111101(1)片處于編碼狀態(tài),(2)片被封鎖。第26頁/共114頁1 11 11 11 110(2)片處于編碼狀態(tài)1110100

8、1010111 01 01第27頁/共114頁二、二十進制編碼器輸入端10 個，輸出端4個，也稱10線4線編碼器。集成10線-4線優(yōu)先編碼器輸入輸出均低電平有效。功能表見表4.3.3第28頁/共114頁4.3.2 譯碼器譯碼：將二進制代碼翻譯成對應的輸出信號的過程。譯碼是編碼的逆過程。 實現譯碼操作的電路稱為譯碼器。 常用的譯碼器有:二進制譯碼器、二十進制譯碼器、顯示譯碼器三類。第29頁/共114頁一、二進制譯碼器 輸入端：n 輸出端：2n 二進制譯碼器的輸入端為n個，則輸出端為2n個，且對應于輸入代碼的每一種狀態(tài)，2n個輸出中只有一個為1（或為0），其余全為0（或為1）。第30頁/共114頁

9、 2 線 4線譯碼器74LS139 （輸出低電平有效） 真值表 )(010 AAY)(011 AAY)(012AAY)(013AAY0 0 1 1 1 00 1 1 1 0 11 0 1 0 1 11 1 0 1 1 1 A1A03Y2Y1Y0Y畫關于 的卡諾圖A1A0011111000Y第31頁/共114頁 3位二進制譯碼器(3線-8線譯碼器)輸入：3位二進制代碼輸出：8個互斥的信號（高電平有效）第32頁/共114頁74HC138集成譯碼器S=1,譯碼器正常工作100片選輸入端（使能端）輸出低電平有效地址輸入端第33頁/共114頁3線8線譯碼器74HC138功能表第34頁/共114頁0012

10、0)(mAAAY當S1=1, =0, =0（即S=1）時，可得輸出2S3S10121)(mAAAY20122)(mAAAY30123)(mAAAY40124)(mAAAY50125)(mAAAY60126)(mAAAY70127)(mAAAY第35頁/共114頁第36頁/共114頁例4.3.2：試用兩片3線8線譯碼器74HC138組成4線16線譯碼器。第37頁/共114頁(1)片工作，(2)片禁止。若輸入D3D2D1D0=0100時，譯碼器_輸出_。000（1）11110111第38頁/共114頁(2)片工作，(1)片禁止。若輸入D3D2D1D0=1101時，譯碼器_輸出_。111（2）111

11、11011第39頁/共114頁二、二十進制譯碼器輸入端：4 輸出端：10二-十進制譯碼器的輸入是十進制數的4位二進制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個十進制數字相對應的10個信號，用Y9Y0表示。由于二-十進制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。第40頁/共114頁集成8421 BCD碼譯碼器74LS42第41頁/共114頁三、顯示譯碼器 用來驅動各種顯示器件，從而將用二進制代碼表示的數字、文字、符號翻譯成人們習慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。數字、文字、符號代碼譯碼器顯示器第42頁/共114頁 半導體數碼管顯示器件：

12、 常用的是七段顯示器件abcdefg第43頁/共114頁abcdefgh a b c d a f b e f g h g e c d(a) 外形圖(b) 共陰極(c) 共陽極+VCCabcdefgh第44頁/共114頁abcdefg510YaYbYgabg510510發(fā)光二極管Ya-Yg: 控制信號高電平時,對應的LED亮低電平時,對應的LED滅第45頁/共114頁abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e第46頁/共114頁 BCD七段顯示譯碼器A3-A0: 輸入數據要設計的七段顯示譯碼器aYaYbYcYdYeYfY

13、g譯 碼 器A3A2A1A0bcdefg第47頁/共114頁十進制數 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 顯示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1

14、1 8 9 1 0 0 1 1 1 1 0 0 1 1 9 第48頁/共114頁A3A2A1A000110100100111101111111000000001Ya先設計輸出Ya的邏輯表示式及電路圖)(02130123AAAAAAAAYa第49頁/共114頁七段顯示譯碼器7448引腳排列圖燈測試輸入滅零輸入滅燈輸入滅零輸出第50頁/共114頁圖4.3.18 用7448驅動BS201的連接方法第51頁/共114頁RBI和RBO配合使用，可使多位數字顯示時的最高位及小數點后最低位的0不顯示0 0 0 6 7 . 9 0 0第52頁/共114頁四、譯碼器的應用 例4.3.3：試用3線8線譯碼器74H

15、C138設計一個多輸出的組合邏輯電路。輸出邏輯函數式為ABCCBCBAZCBABAZCBABCZCBABCACAZ4321第53頁/共114頁解：化為最小項之和的形式：ABCCBACBACBAZCBACBABCAZCBABCAABCZCBABCACBACABZ4321第54頁/共114頁當S1=1, S2=S3=0時,令A2=A, A1=B, A0=C ,則 )()()()(74207420473273237317312654365431mmmmmmmmZmmmmmmZmmmmmmZmmmmmmmmZ第55頁/共114頁畫電路圖第56頁/共114頁例：分析下圖電路邏輯功能。第57頁/共114頁

16、解：ABCIICBAIBCACIBAAAAAAAAAAAAAAAAAAAAAAAAAYYYYZ 01201201201201201201201274211)()()()()(ABCIIABCCIBABCIAAAAAAAAAAAAAAAAAAAAAAAAAYYYYZ 01201201201201201201201276532)()()()()(第58頁/共114頁ABCIICBAIBCACIBAZ1ABCIIABCCIBABCIAZ2這是一個全加器電路第59頁/共114頁4.3.3 數據分配器與數據選擇器定義：將公共數據線上的信號根據需要送到多個 不同通道上去的邏輯電路。 一、數據分配器框圖：輸

17、入端:1個輸出端:2n個第60頁/共114頁由74HC138構成的1路-8路數據分配器數據輸入端地址輸入端數據輸出端第61頁/共114頁二、數據選擇器 定義：根據需要將多路信號中選擇一路送到公共數據線上的邏輯電路(又稱多路開關).n位通道選擇信號數據選擇器D0D1D2D2n-1Y輸入端：2n個輸出端：1個第62頁/共114頁1、2選1數據選擇器 A F 0 D0 1 D1集成化 D0D1FA10ADDAF1&D0D1A1F輸入數據輸出數 據控制信號 第63頁/共114頁輸 入 D A1 A0輸 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D3真值表地址變量

18、輸入數據由地址碼決定從路輸入中選擇哪路輸出。2、4選1數據選擇器第64頁/共114頁A1 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3 D0A0D3D2D1A1Y即：301201101001DAADAADAADAAY第65頁/共114頁型號:74HC153 雙4選1數據選擇器集成電路數據選擇器 選通控制端S為低電平有效，即S=0時芯片被選中，處于工作狀態(tài)；S=1時芯片被禁止，Y0。輸出輸入A1A0Y1100 0 00 1 01 0 01 1 0D10D11D12D131()()()(SDAADAADAADAAY223012201210

19、120012)()()()(SDAADAADAADAAY第66頁/共114頁集成8選1數據選擇器74HC15170126012501240123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY0S第67頁/共114頁74HC151的真值表第68頁/共114頁擴展:例4.3.4用雙4選1數據選擇器構成8選1數據選擇器.A2=0時，上邊一半數據選擇器工作，數據D0D3選擇一路輸出；A2=1時，下邊一半數據選擇器工作，數據D4D7選擇一路輸出。第69頁/共114頁2片8選1數據選擇器74LS151構成16選1的數據選擇器

20、第70頁/共114頁用數據選擇器設計組合邏輯電路步驟：1.列出所求邏輯函數的真值表，寫出其最小項表達式。2.根據上述函數包含的變量數，選定數據選擇器。3.對照比較所求邏輯函數式和數據選擇器的輸出表達式確定選擇器輸入變量的表達式或取值。4.按照求出的表達式或取值連接電路，畫電路連線圖。第71頁/共114頁確定數據選擇器確定地址變量 2 1 ABCBACBALn個地址變量的數據選擇器，不需要增加門電路，最多可實現n1個變量的函數。3個變量，選用4選1數據選擇器。A1=A、A0=B邏輯函數 1 選用74HC153 2 74HC153有兩個地址變量。第72頁/共114頁求Di 3 （1）公式法函數的標

21、準與或表達式：1001010101 AAAACAACAAABCBACBAL4選1數據選擇器輸出信號的表達式：301201101001DAADAADAADAAY比較L和Y，得：103210DDCDCD、 3 第73頁/共114頁畫連線圖 4 4 第74頁/共114頁求Di的方法（2）真值表法miA B CLm00 0 00 0 101m10 1 00 1 110m21 0 01 0 100m31 1 01 1 111C=1時L=1，故D0=CL=0，故D2=0L=1，故D3=1C=0時L=1，故D1=CABCBACBAL第75頁/共114頁求Di的方法（3）圖形法 AB C00011110001

22、1011010D0D1D3D2103210DDCDCD、ABCBACBAL第76頁/共114頁解：BCAACCBAZ例4.3.6BCAABCCBACBABCAACCBAZ對照74HC151輸出表達式，求Di寫出最小項表達式 選用8選1數據選擇器74HC151，當S=0時， 令A2=A、A1=B 、A0=C,代入上式得：012012012012AAAAAAAAAAAAZ70126012501240123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY第77頁/共114頁比較L和Y，得：1010100176543210

23、DDDDDDDD、畫連線圖第78頁/共114頁另解:寫出最小項表達式選用雙4選1數據選擇器74HC153其中的一半，當S1=0時，令A1=A、A0=B,代入上式得：CAACAACAACAAZ01010101對照74HC153輸出表達式，求Di可得：D10C D11C D12=C D13=C BCAABCCBACBABCAACCBA()()()(SDAADAADAADAAY第79頁/共114頁畫連線圖第80頁/共114頁例4.3.5（例4.2.2交通燈監(jiān)視電 路）：解:取紅、黃、綠三盞燈分別用R、A、G表示，設燈亮為“1”，不亮為“0”；故障信號為輸出變量

24、用Z表示，規(guī)定正常為“0”，不正常為“1”。R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 列真值表 寫邏輯函數式RAGGRAGARAGRGARZ第81頁/共114頁GAAGAAGAAGAAGAAZ0101010101 選2個地址輸入端的4選1數據選擇器(74HC153）當S1=0時，令A1=R、A0=A,代入上式得：對照74HC153輸出表達式，求Di可得：D10G D11G D12=G D13=1()()()(SDAADAADAADAAY第82頁/共114

25、頁畫連線圖第83頁/共114頁例：分析下圖電路邏輯功能。第84頁/共114頁解:S1=S2=074HC153正常工作，且A1=A,A0=BABCIICBAIBCACIBADAADAADAADAAZ13011201110110011ABCIBABCIAABCIBABCIABADAADAADAADAAZ 1023012201210120012第85頁/共114頁ABCIICBAIBCACIBAZ1ABCIBABCIAZ2這是一個全加器電路第86頁/共114頁數據分配器和數據選擇器一起構成數據分時傳送系統(tǒng)第87頁/共114頁4.3.4 加法器舉例：A=1101, B=1001, 計算A+B1 1 0

26、 11 0 0 1+011010011第88頁/共114頁加法運算的基本規(guī)則：（1）逢二進一。（2）最低位是兩個數最低位的相加，不需考慮進位。（3）其余各位都是三個數相加，包括加數、被加數和低位來的進位。（4）任何位相加都產生兩個結果：本位和、向高位的進位。第89頁/共114頁（1）半加器： 半加運算不考慮從低位來的進位A-加數;B-被加數;S-本位和;Co-進位。真值表BABABASABCo 1位加法器第90頁/共114頁邏輯圖邏輯符號2個輸入端2個輸出端第91頁/共114頁（2）全加器：A-加數；B-被加數；Ci-低位的進位；S-本位和；Co-進位。邏輯狀態(tài)表見下頁 相加過程中，既考慮加數

27、、被加數又考慮低位的進位。第92頁/共114頁BACABCBACBACBACSiiiii)(BACABABCABCBACABCCiiiiio第93頁/共114頁課本上采用了圈0的方法3個輸入端2個輸出端雙全加器74LS183第94頁/共114頁（1）串行進位加法器如圖：用全加器實現4位二進制數相加。低位全加器進位輸出 高位全加器進位輸入注意：CI0=0和進位多位加法器（2）超前進位加法器第95頁/共114頁例4.3.7解：BCD碼+0011=余3碼設輸入8421碼用變量DCBA表示，輸出余三碼用變量Y3Y2Y1Y0表示。則有Y3Y2Y1Y0 DCBA+0011第96頁/共114頁解：設輸入余三碼用變量DCBA表示，輸出8421碼用變量Y3Y2Y1Y0表示。則有Y3Y2Y1Y0 DCBA+0011補DCBA+1101用一片74LS283將余三碼轉換成8421BCD碼。余3碼0011=BCD碼第97頁/共114頁全減器真值表A-被減數；B-減數；C-低位的借位；D-本位差；J