第四講軟件無(wú)線電的數(shù)字前端的實(shí)現(xiàn)

1、第四講第四講軟件無(wú)線電的數(shù)字前端的實(shí)現(xiàn)軟件無(wú)線電的數(shù)字前端的實(shí)現(xiàn)崔琳莉崔琳莉主要內(nèi)容主要內(nèi)容n數(shù)字上數(shù)字上/下變頻基礎(chǔ)實(shí)驗(yàn)下變頻基礎(chǔ)實(shí)驗(yàn)n數(shù)字上數(shù)字上/下變頻基礎(chǔ)驗(yàn)證實(shí)驗(yàn)下變頻基礎(chǔ)驗(yàn)證實(shí)驗(yàn)，觀察并記錄，觀察并記錄上上/下變頻后信號(hào)時(shí)域和頻域波形的變化；下變頻后信號(hào)時(shí)域和頻域波形的變化；n數(shù)字上數(shù)字上/下變頻擴(kuò)展實(shí)驗(yàn)下變頻擴(kuò)展實(shí)驗(yàn)：編寫(xiě)：編寫(xiě)VHDL程序程序，完成基于，完成基于FPGA的數(shù)字上的數(shù)字上/下變頻實(shí)驗(yàn)。下變頻實(shí)驗(yàn)。 數(shù)字上數(shù)字上/ /下變頻基礎(chǔ)實(shí)驗(yàn)下變頻基礎(chǔ)實(shí)驗(yàn)n項(xiàng)目需用儀器設(shè)備：項(xiàng)目需用儀器設(shè)備：計(jì)算機(jī)、軟件無(wú)線電實(shí)驗(yàn)箱、信號(hào)發(fā)生器、示計(jì)算機(jī)、軟件無(wú)線電實(shí)驗(yàn)箱、信號(hào)發(fā)生器、示波器、

2、波器、DSPDSP仿真器、仿真器、FPGAFPGA仿真器、仿真器、5 5V V電源電源 n所需主要元器件及耗材：所需主要元器件及耗材： 連接線、計(jì)算機(jī)串口連接線連接線、計(jì)算機(jī)串口連接線實(shí)驗(yàn)原理實(shí)驗(yàn)原理1、數(shù)字上、數(shù)字上/下變頻的理論基礎(chǔ)下變頻的理論基礎(chǔ) n通常的無(wú)線通信都是通過(guò)載波調(diào)制信號(hào)來(lái)實(shí)現(xiàn)。通常的無(wú)線通信都是通過(guò)載波調(diào)制信號(hào)來(lái)實(shí)現(xiàn)。 n上變頻和下變頻的概念分別是指把信號(hào)搬移到上變頻和下變頻的概念分別是指把信號(hào)搬移到更高或更低的頻率上。更高或更低的頻率上。 n這可以通過(guò)信號(hào)這可以通過(guò)信號(hào)c(t)與一個(gè)復(fù)旋轉(zhuǎn)向量相乘得到與一個(gè)復(fù)旋轉(zhuǎn)向量相乘得到 2( )( )cjf ts tc t ecf代

3、表搬移的頻率代表搬移的頻率 1、數(shù)字上、數(shù)字上/下變頻的理論基礎(chǔ)下變頻的理論基礎(chǔ) 通常我們把無(wú)線頻率稱為載波頻率，把基帶信通常我們把無(wú)線頻率稱為載波頻率，把基帶信號(hào)搬移到該頻率叫上變頻，從該頻率搬移到帶號(hào)搬移到該頻率叫上變頻，從該頻率搬移到帶通信號(hào)稱為下變頻。通信號(hào)稱為下變頻。 復(fù)數(shù)信號(hào)的實(shí)部和虛部也可以分別稱做同相分復(fù)數(shù)信號(hào)的實(shí)部和虛部也可以分別稱做同相分量或正交分量。量或正交分量。 數(shù)字上變頻和下變頻就是對(duì)上式進(jìn)行數(shù)字化。數(shù)字上變頻和下變頻就是對(duì)上式進(jìn)行數(shù)字化。這就意味著信號(hào)和復(fù)向量都要用量化的樣本來(lái)這就意味著信號(hào)和復(fù)向量都要用量化的樣本來(lái)表示。表示。 1、數(shù)字上、數(shù)字上/下變頻的理論基礎(chǔ)

4、下變頻的理論基礎(chǔ)n引入滿足采樣定理的采樣周期引入滿足采樣定理的采樣周期T，這樣數(shù)字，這樣數(shù)字上變頻和下變頻可以寫(xiě)為：上變頻和下變頻可以寫(xiě)為： 2()()cjf kTs kTc kT e進(jìn)行上變頻還是下變頻是由頻率進(jìn)行上變頻還是下變頻是由頻率fc的符號(hào)決定。的符號(hào)決定。因此只要對(duì)其中一種情況進(jìn)行討論即可。因此只要對(duì)其中一種情況進(jìn)行討論即可。1、數(shù)字上、數(shù)字上/下變頻的理論基礎(chǔ)下變頻的理論基礎(chǔ)n引入滿足采樣定理的采樣周期引入滿足采樣定理的采樣周期T，這樣數(shù)字，這樣數(shù)字上變頻和下變頻可以寫(xiě)為：上變頻和下變頻可以寫(xiě)為： 2()()cjf kTs kTc kT e進(jìn)行上變頻還是下變頻是由頻率進(jìn)行上變頻還

5、是下變頻是由頻率fc的符號(hào)決定。的符號(hào)決定。因此只要對(duì)其中一種情況進(jìn)行討論即可。我們以下因此只要對(duì)其中一種情況進(jìn)行討論即可。我們以下變頻為例，分別討論其時(shí)域和頻域分析。變頻為例，分別討論其時(shí)域和頻域分析。1、數(shù)字上、數(shù)字上/下變頻的理論基礎(chǔ)下變頻的理論基礎(chǔ)n為了分析方便，我們假設(shè)中頻信號(hào)為單頻形式，為了分析方便，我們假設(shè)中頻信號(hào)為單頻形式，暫不考慮鄰道及其他干擾。暫不考慮鄰道及其他干擾。1）數(shù)字下變頻的時(shí)域分析：）數(shù)字下變頻的時(shí)域分析：n數(shù)字下變頻的目的是把所需的分量從載波頻率加數(shù)字下變頻的目的是把所需的分量從載波頻率加搬移至基帶。搬移至基帶。n模擬中頻信號(hào)為單頻形式：模擬中頻信號(hào)為單頻形式：

6、 0coscc tt0表示信號(hào)頻率，表示信號(hào)頻率， 表示信號(hào)初始相位表示信號(hào)初始相位 0c1 1）數(shù)字下變頻的時(shí)域分析）數(shù)字下變頻的時(shí)域分析n同時(shí)假設(shè)用于正交解調(diào)的兩路數(shù)字本振的初始相同時(shí)假設(shè)用于正交解調(diào)的兩路數(shù)字本振的初始相位為位為0，那么模擬中頻信號(hào)經(jīng)過(guò)，那么模擬中頻信號(hào)經(jīng)過(guò)A/D后得到的信后得到的信號(hào)形式為號(hào)形式為 kTkTtkTctPtckTC 0coscc kkT0, 1, 2,k 那么，此信號(hào)經(jīng)過(guò)正交數(shù)字解調(diào)后的信號(hào)形式那么，此信號(hào)經(jīng)過(guò)正交數(shù)字解調(diào)后的信號(hào)形式 ( (設(shè)信號(hào)頻率和本振頻率相同，即設(shè)信號(hào)頻率和本振頻率相同，即 ) )可以可以表示為表示為cp1 1）數(shù)字下變頻的時(shí)域分析

7、）數(shù)字下變頻的時(shí)域分析 0coscoscosIpcpskc kkTkTkT001cos 2cos2ckT 0coscossinQpcpskc kkTkTkT001sin 2sin2ckTI路：路：Q路：路：可以看出：數(shù)字正交解調(diào)輸出包括兩項(xiàng)，其中第可以看出：數(shù)字正交解調(diào)輸出包括兩項(xiàng)，其中第1項(xiàng)為解調(diào)過(guò)程項(xiàng)為解調(diào)過(guò)程中引入的高頻分量，第二項(xiàng)為所需要的低頻分量。中引入的高頻分量，第二項(xiàng)為所需要的低頻分量。 1 1）數(shù)字下變頻的頻域分析）數(shù)字下變頻的頻域分析n輸入模擬中頻信號(hào)的頻譜為：輸入模擬中頻信號(hào)的頻譜為： 00jjcccFee 此信號(hào)經(jīng)此信號(hào)經(jīng)A/D變換后的輸出信號(hào)頻譜為：變換后的輸出信號(hào)頻譜

8、為： 112222sTcckkFPFFTT 12ckkFTT1 1）數(shù)字下變頻的頻域分析）數(shù)字下變頻的頻域分析n經(jīng)過(guò)數(shù)字正交解調(diào)后的頻譜經(jīng)過(guò)數(shù)字正交解調(diào)后的頻譜： 1222IsppkkFTT 22ppkkkTTT 1222QsppkkFjTT 22ppkkkjTTT I路路Q路路2、VHDL實(shí)現(xiàn)數(shù)字上實(shí)現(xiàn)數(shù)字上/下變頻下變頻 n在程序中，我們先對(duì)在程序中，我們先對(duì)AD輸入的信號(hào)進(jìn)行采樣，然輸入的信號(hào)進(jìn)行采樣，然后將采樣后的數(shù)據(jù)與內(nèi)部的后將采樣后的數(shù)據(jù)與內(nèi)部的1MHz正弦載波信號(hào)正弦載波信號(hào)值表相乘，再通過(guò)值表相乘，再通過(guò)DA發(fā)送出去發(fā)送出去.n以上變頻為例，我們重點(diǎn)介紹以上變頻為例，我們重點(diǎn)介

9、紹基于基于FPGA的的n1MHz載波信號(hào)的產(chǎn)生；載波信號(hào)的產(chǎn)生；n再介紹信號(hào)的上變頻過(guò)程再介紹信號(hào)的上變頻過(guò)程。 1）1MHz正弦載波信號(hào)的產(chǎn)生正弦載波信號(hào)的產(chǎn)生 n由于實(shí)驗(yàn)箱中輸入信號(hào)的采樣率是由于實(shí)驗(yàn)箱中輸入信號(hào)的采樣率是16MHZ，要產(chǎn)生，要產(chǎn)生1MHz的正弦載波信號(hào)，我們可將的正弦載波信號(hào)，我們可將1MHz的正弦信號(hào)離散化為的正弦信號(hào)離散化為16個(gè)樣本，等效于用個(gè)樣本，等效于用16MHZ的時(shí)鐘采樣，即：的時(shí)鐘采樣，即：sin(2*pi*f*n/fs)，其中其中f=1MHz，fs=16MHZsin(2*pi*n/16) n其中，其中，n的取值為的取值為0到到15，也就完整地表示了這個(gè)調(diào)制

10、正，也就完整地表示了這個(gè)調(diào)制正弦信號(hào)的一個(gè)周期。弦信號(hào)的一個(gè)周期。 n在離散化之后，我們?cè)龠M(jìn)行一個(gè)幅值上的放大，即乘以在離散化之后，我們?cè)龠M(jìn)行一個(gè)幅值上的放大，即乘以511，最終得到的一個(gè)樣本用，最終得到的一個(gè)樣本用10bit長(zhǎng)的向量來(lái)表示。長(zhǎng)的向量來(lái)表示。n在程序中，我們用變量在程序中，我們用變量dc_array來(lái)表示調(diào)制正弦信號(hào)來(lái)表示調(diào)制正弦信號(hào)modulation_signal，它是一個(gè)包含，它是一個(gè)包含16個(gè)元素的數(shù)組，個(gè)元素的數(shù)組，每個(gè)元素都是一個(gè)長(zhǎng)度為每個(gè)元素都是一個(gè)長(zhǎng)度為10bit的向量。的向量。 2）上變頻過(guò)程）上變頻過(guò)程 n上變頻過(guò)程其實(shí)就是輸入信號(hào)上變頻過(guò)程其實(shí)就是輸入信號(hào)

11、uc_din（經(jīng)過(guò)（經(jīng)過(guò)AD之后長(zhǎng)度也為之后長(zhǎng)度也為10bit）與調(diào)制信號(hào)）與調(diào)制信號(hào)modulation_signal的相乘過(guò)程。的相乘過(guò)程。n參考實(shí)驗(yàn)指導(dǎo)書(shū)上的關(guān)鍵代碼。參考實(shí)驗(yàn)指導(dǎo)書(shū)上的關(guān)鍵代碼。實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)內(nèi)容（1）數(shù)字上）數(shù)字上/下變頻基礎(chǔ)驗(yàn)證實(shí)驗(yàn)，觀察下變頻基礎(chǔ)驗(yàn)證實(shí)驗(yàn)，觀察并記錄上并記錄上/下變頻后信號(hào)時(shí)域和頻域波形下變頻后信號(hào)時(shí)域和頻域波形的變化；的變化；（2）數(shù)字上）數(shù)字上/下變頻擴(kuò)展實(shí)驗(yàn)：編寫(xiě)下變頻擴(kuò)展實(shí)驗(yàn)：編寫(xiě)VHDL程序，完成程序，完成基于基于FPGA的數(shù)字上的數(shù)字上/下變頻實(shí)下變頻實(shí)驗(yàn)。驗(yàn)。 實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)內(nèi)容1 1 數(shù)字上數(shù)字上/ /下變頻基礎(chǔ)實(shí)驗(yàn)下變頻基礎(chǔ)實(shí)驗(yàn)1 1

12、）啟動(dòng)軟件無(wú)線電實(shí)驗(yàn)平臺(tái)基礎(chǔ)實(shí)驗(yàn)數(shù)字上）啟動(dòng)軟件無(wú)線電實(shí)驗(yàn)平臺(tái)基礎(chǔ)實(shí)驗(yàn)數(shù)字上/ /下變頻實(shí)驗(yàn)；下變頻實(shí)驗(yàn)；2 2）選擇選擇“2”，按，按“Enter”后，進(jìn)入數(shù)字上變頻實(shí)驗(yàn)仿真后，進(jìn)入數(shù)字上變頻實(shí)驗(yàn)仿真實(shí)驗(yàn)窗口實(shí)驗(yàn)窗口；3 3）將能產(chǎn)生正弦信號(hào)的函數(shù)信號(hào)發(fā)生器與實(shí)驗(yàn)平臺(tái)的將能產(chǎn)生正弦信號(hào)的函數(shù)信號(hào)發(fā)生器與實(shí)驗(yàn)平臺(tái)的RXI端口連接，正弦單頻信號(hào)的幅度不要超過(guò)端口連接，正弦單頻信號(hào)的幅度不要超過(guò)2V，信號(hào)頻率，信號(hào)頻率設(shè)為設(shè)為1MHz；(模擬接收的信號(hào)模擬接收的信號(hào)) 4 4）按照軟件無(wú)線電實(shí)驗(yàn)平臺(tái)軟件界面的提示進(jìn)行后續(xù)操作；按照軟件無(wú)線電實(shí)驗(yàn)平臺(tái)軟件界面的提示進(jìn)行后續(xù)操作；(軟件無(wú)線電平臺(tái)產(chǎn)生本

13、振信號(hào)軟件無(wú)線電平臺(tái)產(chǎn)生本振信號(hào)) 實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)內(nèi)容1 1 數(shù)字上數(shù)字上/ /下變頻基礎(chǔ)實(shí)驗(yàn)下變頻基礎(chǔ)實(shí)驗(yàn)5 5）將示波器分別觀測(cè)實(shí)驗(yàn)平臺(tái)將示波器分別觀測(cè)實(shí)驗(yàn)平臺(tái)TXI和和TXQ端口，通過(guò)示波端口，通過(guò)示波器觀察輸出波形和頻譜。器觀察輸出波形和頻譜。6 6）根據(jù)示波器上產(chǎn)生波形的頻譜圖，觀察并記錄發(fā)送波形根據(jù)示波器上產(chǎn)生波形的頻譜圖，觀察并記錄發(fā)送波形經(jīng)過(guò)上變頻后的頻譜特征經(jīng)過(guò)上變頻后的頻譜特征 ：譜線個(gè)數(shù)譜線個(gè)數(shù)譜線分別所處頻段（譜線分別所處頻段（kHz）原始單頻信號(hào)原始單頻信號(hào)上變頻后信號(hào)上變頻后信號(hào) 按照以上同樣的方法，觀察并記錄下變頻的波形及頻譜。按照以上同樣的方法，觀察并記錄下變頻的

14、波形及頻譜。實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)內(nèi)容2 2 數(shù)字上數(shù)字上/ /下變頻擴(kuò)展實(shí)驗(yàn)下變頻擴(kuò)展實(shí)驗(yàn)1）在）在ARM界面選擇進(jìn)入界面選擇進(jìn)入-擴(kuò)展實(shí)驗(yàn)擴(kuò)展實(shí)驗(yàn)-FPGA擴(kuò)展實(shí)驗(yàn)擴(kuò)展實(shí)驗(yàn)-上下上下變頻實(shí)驗(yàn)；變頻實(shí)驗(yàn)； 2）在）在ISE中編譯中編譯uc_dc工程，然后通過(guò)工程，然后通過(guò)JTAG仿真口將比特文仿真口將比特文件下載到件下載到FPGA中；中；3）用信號(hào)發(fā)生器發(fā)送）用信號(hào)發(fā)生器發(fā)送600KHz正弦波到平臺(tái)的正弦波到平臺(tái)的RXI端口；端口； 4）在）在ARM控制端的顯示界面中按控制端的顯示界面中按ENTER； 5）用示波器觀測(cè)平臺(tái)的）用示波器觀測(cè)平臺(tái)的TXI、TXQ端口，查看變頻前后的波端口，查看變頻前后的波形和頻譜。形和頻譜。 實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)內(nèi)容2 2 數(shù)字上數(shù)字上/ /下變頻擴(kuò)展實(shí)驗(yàn)下變頻擴(kuò)展實(shí)驗(yàn)6）改變數(shù)字調(diào)制信號(hào)頻率，將代碼中固化的改變數(shù)字調(diào)制信號(hào)頻率，將代碼中固化的1MHZ的正弦信號(hào)換為的正弦信號(hào)換為2MHZ，并采取相同的幅度放大。，并