組合邏輯電路設計實用教案

1、會計學1組合邏輯電路組合邏輯電路(lu j din l)設計設計第一頁，共23頁。 1.學習數(shù)字電路的集成(j chn)芯片的使用方法。 一、實驗(shyn)目的 2.熟悉組合邏輯電路(lu j din l)設計過程。 1.要求利用一片74LS00芯片（含有4個“與非”門）設計實現(xiàn)一個“異或”功能的電路。 二、實驗任務 3.初步掌握利用小規(guī)模集成邏輯芯片設計組合邏輯電路的一般方法。第1頁/共23頁第二頁，共23頁。 2.實現(xiàn)自備電站中發(fā)電機啟?？刂齐娐吩O計，電路功能為：某工廠有三個車間和一個自備電站，站內有兩臺(lin ti)發(fā)電機X和Y，Y的發(fā)電量是X的兩倍，如果一個車間開工，啟動X就可滿足

2、要求；如果兩個車間同時開工，啟動Y就可滿足要求；若三個車間同時開工，則X和Y都應啟動，試設計一個用“異或”門（74LS86）控制X 、“與或非”門（74LS54）及“非”門（74LS04）芯片控制Y的啟停電路。 數(shù)字電路實驗箱( 74LS00、74LS86、74LS54、74LS04數(shù)字集成芯片、脈沖源 )、數(shù)字萬用表、示波器、導線。三、實驗設備第2頁/共23頁第三頁，共23頁。(a)外封裝圖左邊一個半圓小缺口，管腳順序是從左下腳逆時針數(shù)起。輸入一般用A、B、C 表示,輸出用Y、F表示(管腳3和11)是空腳,表示該引出線沒有使用。(b)雙4輸入“與非”門引腳圖74LS20四、實驗(shyn)原

3、理及步驟第3頁/共23頁第四頁，共23頁?！芭c或非”門（74LS54）芯片(xn pin)管腳圖介紹 因為是“與或非”門，根據(jù)“或非”門的特點：有“1”出“0”、全“0”出“1”，所以對于74LS54多余的“或”門管腳必須(bx)接地處理,不能懸空，以防門被“關閉”。 對于小規(guī)模集成電路的芯片的多余輸入端的(dund)處理,根據(jù)邏輯門的邏輯特點在門不被關閉時允許懸空，懸空相當于邏輯“1”。第4頁/共23頁第五頁，共23頁。24P管腳插座實驗(shyn)箱介紹 接線以芯片管腳為準，注意插座序號與實際芯片管腳序號的區(qū)別.第5頁/共23頁第六頁，共23頁。ABF=1名稱表達式邏輯符號特點“非”門 Y

4、有“0 0”出“1 1”有“1 1”出“0 0”“或非”門YA+B有“1 1”出“0 0”全“0 0”出“1 1”“與非”門YAB有“0 0”出“1 1”全“1 1”出“0 0”“異或”門YAB相同出“0 0”不同出“1 1”A常用集成(j chn)門電路的特點第6頁/共23頁第七頁，共23頁。輸出發(fā)光二極管公共端接地共陰極回路，高電平有效輸入電路 輸入(shr):16路白色鈕子開關置“H”表示邏輯“1”,置“L”表示邏輯“0” 輸出:16路發(fā)光二極管亮表示邏輯“1” ,二極管滅表示邏輯“0”輸出電路第7頁/共23頁第八頁，共23頁。輸入(白色鈕子開關)“0”: UiL=0.0V0.02V“1

5、”: UiH 5V邏輯電位“0”: UOL=0.0V0.4V“1”: UOH=2.4V3.6VTTL:CMOS:“0”: UOL=0.0V0.25V“1”: UOH5V(接5V電源時)TTL:74LSXX ,74XX ,74HXX ,74SXX 電源(dinyun)Vcc: 接5VGND: 接地(jid)CMOS: 74HC , CCXXXXVDD: 318V(可接5V)VSS: 接地電源第8頁/共23頁第九頁，共23頁。根據(jù)題目輸入和輸出要求及相互關系，進行邏輯抽象,即說明邏輯變量；組合邏輯電路1的設計步驟：列出真值表；用公式法或卡諾圖化簡，寫出滿足給定的芯片的邏輯表達式；用邏輯符號畫出該邏

6、輯表達式的邏輯電路圖。組合(zh)邏輯電路1的特點：由小規(guī)模集成電路邏輯門芯片構成；電路的輸出只與電路當前輸入有關。第9頁/共23頁第十頁，共23頁。邏輯(lu j)抽象輸入變量：分別(fnbi)用A、B、C等表示輸出(shch)變量：用F、Y或題目指定符號表示根據(jù)題意“1”：表示高電平報警，則“0”表示不報警“0”：表示低電平報警，則“1”表示不報警假設“1”：表示“0”：表示“1”：表示可用實驗箱發(fā)光二極管作報警信號指示第10頁/共23頁第十一頁，共23頁。 任務一：一片(y pin)74LS00芯片實現(xiàn)“異或”功能 查管腳圖，一片74LS00芯片，含有4個獨立(dl)的“與非”門，要實現(xiàn)

7、“異或”功能必須化簡成4個“與非”門的組合來實現(xiàn)。A BF0 00 11 01 1 0 110真值表化簡過程(guchng)和邏輯表達式邏輯電路第11頁/共23頁第十二頁，共23頁。 輸入(shr)變量：A、B、C（分別表示三盞燈）假設“0”：表示不亮燈“1”：表示亮燈列真值表邏輯(lu j)抽象舉例：設計一個(y )照明工作狀態(tài)的邏輯電路 電路由 紅、黃、綠三盞燈組成。正常工作時，只允許有一盞燈點亮；在其它的點亮狀態(tài)時要求發(fā)出故障信號。(用“與或非”門74LS54和“非”門74LS04實現(xiàn)）輸出變量：用F表示“1”：表示報警“0”：表示正常假設第12頁/共23頁第十三頁，共23頁。 寫出輸出

8、 F 的最小項的表達式，用公式法或卡諾圖化簡成滿足給定的芯片(xn pin)的邏輯表達式。用卡諾圖化簡化簡過程(guchng)和邏輯表達式第13頁/共23頁第十四頁，共23頁。用“與或非”門(74LS54) 實現(xiàn)(shxin) 因為(yn wi)74LS54的表達式是：它是由4個“與”門，經(jīng)“或非”后輸出(shch)的所以多出的一個“與”門,為了滿足“或非”門不被關閉，必須將它接地處理。對于“與”門中多出的輸入端，為了滿足門不被關閉,可接“1”處理或懸空處理。對照邏輯表達式(3個“與”門經(jīng)“或非”后輸出),第14頁/共23頁第十五頁，共23頁。用“與或非”門(74LS54 )及“非”門(74L

9、S04)實現(xiàn)(shxin)的F： Y Y = AB BC AC即：+輸出為什么?邏輯電路(lu j din l)第15頁/共23頁第十六頁，共23頁。 1.用萬用表 擋、電阻2K擋或將導線連接+5V電源與輸出發(fā)光二極管等方法檢查(jinch)導線導通情況，當萬用表發(fā)出蜂鳴聲、阻值示數(shù)約為0或發(fā)光二極管亮時,均表示導線導通。 3.在實驗時，對于小規(guī)模集成電路的芯片的多余(duy)輸入端在門不被關閉時允許懸空，懸空相當于邏輯“1”。步驟: 2.根據(jù)給定(i dn)芯片的管腳圖，電源均按+5V和地接入(注意不要接反)。按照設計好的邏輯電路圖連接電路,輸入接白色鈕子開關，輸出接發(fā)光二極管，控制輸入開關

10、，驗證真值表，觀察表示輸出“1”的發(fā)光二極管的亮燈情況。第16頁/共23頁第十七頁，共23頁。 4.用萬用表20V擋測量任務一、二的輸入、輸出電位(din wi)(即輸入、輸出在邏輯“0”和“1”時對地電壓，正常的電壓值范圍前面已介紹)。VAVBVF邏輯狀態(tài)00電位(V)(V)邏輯狀態(tài)01電位(V)(V)邏輯狀態(tài)10電位(V)(V)邏輯狀態(tài)11電位(V)(V)任務一電位(din wi)測試第17頁/共23頁第十八頁，共23頁。任務二電位(din wi)測試第18頁/共23頁第十九頁，共23頁。 5. A接低電平，B接高電平，C接1kHz脈沖(michng)，記錄輸入C與輸出Y的波形。示波器的電

11、壓衰減置2V/每格(可利用真值表中得到理論上的C與Y的波形加以核對)。 在驗證真值表時，如某個輸出狀態(tài)出錯，可在該狀態(tài)下，用萬用表的直流電壓20V擋從輸入端一級一級向后逐級測量各門的輸出電位，校驗門的輸入輸出邏輯關系，不符合門的邏輯特點(tdin)話，則該門電路為故障，即該芯片故障。故障檢查第19頁/共23頁第二十頁，共23頁。五、實驗報告要求(yoqi) 2.完成任務一、二電位(din wi)測試表格。4.根據(jù)(gnj)測試數(shù)據(jù)，得出結論。完成思考題。 1.按組合邏輯電路1的設計步驟設計實驗電路，并寫出詳細設計過程和操作步驟。 3. 記錄輸入C與輸出Y的波形。(A接低電平，B接高電平，C接1

12、kHz脈沖)第20頁/共23頁第二十一頁，共23頁。六、注意事項注意通常電源均按+5V和地接入，每個芯片(xn pin)都需接入一對電源，為防止遺漏，可把它定為接線的第一步。注意電源不要接反，否則會燒壞芯片(xn pin)。 因為擴展箱與主箱間沒有(mi yu)電的連接，所以擴展箱上的每個芯片電源需通過主箱電源(+5V和地)接入。 TTL集成塊輸出不允許并聯(lián)(“線與”)使用(shyng)(集電極開路門(OC門)和三態(tài)門電路除外)。否則會使電路邏輯功能混亂，嚴重時串聯(lián)形成大電流會導致器件損壞。不可在接通電源的情況下插入或拔出芯片。注意一定要先查導線，再開始接線。第21頁/共23頁第二十二頁，共23頁。觀察(gunch)輸入和