組合邏輯電路的設(shè)計(jì)方法實(shí)用教案

1、會(huì)計(jì)學(xué)1組合組合(zh)邏輯電路的設(shè)計(jì)方法邏輯電路的設(shè)計(jì)方法第一頁(yè)，共10頁(yè)。一一. .組合邏輯電路的特點(diǎn)組合邏輯電路的特點(diǎn) 電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各輸入狀態(tài)電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。的組合，而與電路的原狀態(tài)無關(guān)。 組合電路就是由門電路組合而成，電路中沒有記憶單組合電路就是由門電路組合而成，電路中沒有記憶單元元(dnyun)(dnyun)，沒有反饋通路。，沒有反饋通路。每一個(gè)每一個(gè)(y )(y )輸出變量是全部輸出變量是全部或部分或部分輸入變量的函數(shù)：輸入變量的函數(shù)：L1=f1L1=f1（A1A1、A2A2、AiAi）L2=f2L

2、2=f2（A1A1、A2A2、AiAi） Lj=fjLj=fj（A1A1、A2A2、AiAi） 第1頁(yè)/共10頁(yè)第二頁(yè)，共10頁(yè)。第2頁(yè)/共10頁(yè)第三頁(yè)，共10頁(yè)。例例1 1：設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按：設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按“少數(shù)服從少數(shù)服從(fcng)(fcng)多數(shù)多數(shù)”的原則決定。的原則決定。 解：（解：（1 1）列真值表：）列真值表：第3頁(yè)/共10頁(yè)第四頁(yè)，共10頁(yè)。（2 2）由真值表寫出邏輯）由真值表寫出邏輯(lu j)(lu j)表達(dá)式：表達(dá)式：（3）化簡(jiǎn)。）化簡(jiǎn)。ABCCABCBABCAL第4頁(yè)/共10頁(yè)第五頁(yè)，共10頁(yè)。得最簡(jiǎn)與得最簡(jiǎn)與或表達(dá)式：或表達(dá)式：ACBCAB

3、L（4 4）畫出邏輯圖。）畫出邏輯圖。第5頁(yè)/共10頁(yè)第六頁(yè)，共10頁(yè)。如果如果(rgu)(rgu)，要求用與非門實(shí)現(xiàn)該邏輯電路，要求用與非門實(shí)現(xiàn)該邏輯電路，就應(yīng)將表達(dá)式轉(zhuǎn)換成與非就應(yīng)將表達(dá)式轉(zhuǎn)換成與非與非表達(dá)式：與非表達(dá)式： 畫出邏輯圖如圖所示。畫出邏輯圖如圖所示。 第6頁(yè)/共10頁(yè)第七頁(yè)，共10頁(yè)。例例2 2：設(shè)計(jì)一個(gè)電話機(jī)信號(hào)控制電路。電路有：設(shè)計(jì)一個(gè)電話機(jī)信號(hào)控制電路。電路有I0I0（火警）、（火警）、I1I1（盜警）（盜警）和和I2I2（日常業(yè)務(wù)）三種（日常業(yè)務(wù)）三種(sn zhn)(sn zhn)輸入信號(hào)，通過排隊(duì)電路分別從輸入信號(hào)，通過排隊(duì)電路分別從L0L0、L1L1、L2L2輸

4、出，輸出，在同一時(shí)間只能有一個(gè)信號(hào)通過。如果同時(shí)有兩個(gè)以上信號(hào)出現(xiàn)時(shí)，應(yīng)在同一時(shí)間只能有一個(gè)信號(hào)通過。如果同時(shí)有兩個(gè)以上信號(hào)出現(xiàn)時(shí)，應(yīng)首先接通火警信號(hào)，其次為盜警信號(hào)，最后是日常業(yè)務(wù)信號(hào)。試按照上首先接通火警信號(hào)，其次為盜警信號(hào)，最后是日常業(yè)務(wù)信號(hào)。試按照上述輕重緩急設(shè)計(jì)該信號(hào)控制電路。要求用集成門電路述輕重緩急設(shè)計(jì)該信號(hào)控制電路。要求用集成門電路74007400（每片含（每片含4 4個(gè)個(gè)2 2輸入端與非門）實(shí)現(xiàn)。輸入端與非門）實(shí)現(xiàn)。 解：解：（1）列真值表：）列真值表：（2）由真值表寫出各輸出）由真值表寫出各輸出(shch)的邏輯表的邏輯表達(dá)式：達(dá)式：第7頁(yè)/共10頁(yè)第八頁(yè)，共10頁(yè)。（3）

5、根據(jù)）根據(jù)(gnj)要求，將上式轉(zhuǎn)換為與非表達(dá)式：要求，將上式轉(zhuǎn)換為與非表達(dá)式： （4）畫出邏輯圖。）畫出邏輯圖。第8頁(yè)/共10頁(yè)第九頁(yè)，共10頁(yè)。本章本章(bn zhn)小結(jié)小結(jié)1 1邏輯代數(shù)是分析和設(shè)計(jì)邏輯電路的工具。應(yīng)熟記基本公式邏輯代數(shù)是分析和設(shè)計(jì)邏輯電路的工具。應(yīng)熟記基本公式(gngsh)(gngsh)與基本規(guī)則。與基本規(guī)則。2 2可用兩種方法化簡(jiǎn)邏輯函數(shù)，公式可用兩種方法化簡(jiǎn)邏輯函數(shù)，公式(gngsh)(gngsh)法和卡諾圖法。法和卡諾圖法。 公式公式(gngsh)(gngsh)法是用邏輯代數(shù)的基本公式法是用邏輯代數(shù)的基本公式(gngsh)(gngsh)與規(guī)則進(jìn)行化與規(guī)則進(jìn)行化簡(jiǎn)

6、，必須熟記基本公式簡(jiǎn)，必須熟記基本公式(gngsh)(gngsh)和規(guī)則并具有一定的運(yùn)算技巧和和規(guī)則并具有一定的運(yùn)算技巧和經(jīng)驗(yàn)。經(jīng)驗(yàn)。 卡諾圖法是基于合并相鄰最小項(xiàng)的原理進(jìn)行化簡(jiǎn)的，特點(diǎn)是簡(jiǎn)單、卡諾圖法是基于合并相鄰最小項(xiàng)的原理進(jìn)行化簡(jiǎn)的，特點(diǎn)是簡(jiǎn)單、直觀，不易出錯(cuò)，有一定的步驟和方法可循。直觀，不易出錯(cuò)，有一定的步驟和方法可循。3 3組合邏輯電路的特點(diǎn)是，電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻組合邏輯電路的特點(diǎn)是，電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。組合電路就是由門電各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。組合電路就是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。路組合而成，電路中沒有記憶單元，沒有反饋通路。4 4組合邏輯電路的分析步驟為：寫出各輸出端的邏輯表達(dá)式組合邏輯電路的分析步驟為：寫出各輸出端的邏輯表達(dá)式化簡(jiǎn)和化簡(jiǎn)和變換邏輯表達(dá)式變換邏輯表達(dá)式列出真值表列出真值表確定功能。確定功能。5 5組合邏輯電路的設(shè)計(jì)步驟為：根據(jù)設(shè)計(jì)求列