數(shù)字電子技術(shù)PPT課件

1、邵桂榮數(shù)字電子技術(shù)第六章時序邏輯電路01 概述P1002 時序邏輯電路 的分析方法P20目錄 CONTENTS04時序邏輯電路的設計方法P10目錄 CONTENTS03 若干常用的時 序邏輯電路P30第一節(jié)概 述第 6 頁6.1 概述一、時序邏輯電路一、時序邏輯電路特點特點1 1. . 功能上：功能上： 任任一時刻的輸出取決于一時刻的輸出取決于 該該時刻的輸入狀態(tài)時刻的輸入狀態(tài) 電路電路原來的狀態(tài)（即以前的輸入）原來的狀態(tài)（即以前的輸入） 例例：串行加法器，兩個多：串行加法器，兩個多 位數(shù)從低位到高位逐位相位數(shù)從低位到高位逐位相 加（如右圖）加（如右圖）第 7 頁6.1 概述第 8 頁6.1

2、概述二、時序電路的一般結(jié)構(gòu)形式與功能描述二、時序電路的一般結(jié)構(gòu)形式與功能描述方法方法可以用三個方程組來描述可以用三個方程組來描述：),(),(),(QXFYqqqxxxfyqqqxxxfylijli輸出方程21211212111),(),(),(QXFYqqqxxxgzqqqxxxgzlikli驅(qū)動方程21211212111),(*),(),(*QZHQqqqzzzhqqqqzzzhqlillli狀態(tài)方程2121212111第 9 頁6.1 概述1. 同步時序電路與異步時序電路同步時序電路與異步時序電路 同步同步：存儲電路中所有觸發(fā)器的時鐘：存儲電路中所有觸發(fā)器的時鐘使用統(tǒng)一的使用統(tǒng)一的clk

3、,狀態(tài)變化狀態(tài)變化 發(fā)生發(fā)生在同一時刻（如左圖）在同一時刻（如左圖） 異步異步：沒有統(tǒng)一的沒有統(tǒng)一的clk,觸發(fā)器狀態(tài)的變化有先有后（如右圖）觸發(fā)器狀態(tài)的變化有先有后（如右圖）第 10 頁6.1 概述2 2. . 米里米里(Mealy(Mealy）型和摩爾（）型和摩爾（MooreMoore）型時序電路）型時序電路 MealyMealy型：輸出取決于現(xiàn)態(tài)型：輸出取決于現(xiàn)態(tài)+ +輸入（如左圖）輸入（如左圖） Moore Moore型：輸出只取決于現(xiàn)態(tài)（如右圖）型：輸出只取決于現(xiàn)態(tài)（如右圖）有關(guān)、與),(QXQXFY僅取決于電路狀態(tài))(QFY & X CP C1 1D Q1 Z 1 Q1 &

4、amp; 1D Q2 Q2 & C1 FF1 FF2 CP X 1J C1 1K 1J C1 1K =1 Q1 “1” Q2 Y & Q2 Q1 FF1 FF2 第二節(jié)時序電路的分析方法第 12 頁6.26.2.1 同步時序電路的分析方法同步時序電路的分析方法6.2 時序電路的分析方法6.2.2 時序電路的狀態(tài)轉(zhuǎn)換表、狀時序電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機流程圖和時序圖態(tài)轉(zhuǎn)換圖、狀態(tài)機流程圖和時序圖第 13 頁6.2.1 分析：找出給定時序電路的邏輯功能分析：找出給定時序電路的邏輯功能 （即找出在輸入和即找出在輸入和CLKCLK作用下，電路的次態(tài)和輸出）作用下，電路的次態(tài)和

5、輸出）一般步驟：一般步驟： 從給定電路寫出存儲電路中每個觸發(fā)器的驅(qū)動方程從給定電路寫出存儲電路中每個觸發(fā)器的驅(qū)動方程 （輸入的邏輯式），得到整個電路的輸入的邏輯式），得到整個電路的驅(qū)動方程驅(qū)動方程。 將驅(qū)動方程代入觸發(fā)器的特性方程，得到將驅(qū)動方程代入觸發(fā)器的特性方程，得到狀態(tài)方程狀態(tài)方程。 從給定電路寫出從給定電路寫出輸出方程輸出方程。第 14 頁6.2.1 【例例6.2.16.2.1】：2321331212132111QKQQJQQKQJKQQJ,)(, )(.寫驅(qū)動方程：3232132312121321QQQQQ*QQQQQQ*QQ)Q(Q*QQKQJQ*得狀態(tài)方程：），程（特性方器的2.

6、代入JK觸發(fā)323QQY 輸出方程.第 15 頁6.2.2 一、狀態(tài)轉(zhuǎn)換一、狀態(tài)轉(zhuǎn)換表的兩種形式表的兩種形式 YQQQCLK123Y YQ QQ QQ QQ QQ QQ Q* *1 1* *2 2* *3 31 12 23 312 圖圖6.2.16.2.1電路的狀態(tài)轉(zhuǎn)換表電路的狀態(tài)轉(zhuǎn)換表圖圖6.2.16.2.1電路狀態(tài)轉(zhuǎn)換表的另一種形式電路狀態(tài)轉(zhuǎn)換表的另一種形式第 16 頁二、狀態(tài)轉(zhuǎn)換二、狀態(tài)轉(zhuǎn)換圖圖6.2.2 圖圖6.2.16.2.1電路的狀態(tài)轉(zhuǎn)換圖電路的狀態(tài)轉(zhuǎn)換圖圓圈表示電路的各個狀態(tài)圓圈表示電路的各個狀態(tài)箭頭表示狀態(tài)轉(zhuǎn)換的方向箭頭表示狀態(tài)轉(zhuǎn)換的方向輸入變量取值寫在斜線上方輸入變量取值寫在

7、斜線上方輸出值寫在斜線以下輸出值寫在斜線以下第 17 頁6.2.2 三、三、時序時序圖圖 圖圖6.2.16.2.1電路的時序圖電路的時序圖第 18 頁6.2 時序電路的分析方法總結(jié)：總結(jié)：時序時序邏輯電路邏輯電路的分析步驟為：的分析步驟為：1 1. .了解了解電路的組成電路的組成：電路電路的輸入、的輸入、輸出信號，觸發(fā)器輸出信號，觸發(fā)器的類型的類型等；等； 2 2. .根據(jù)根據(jù)時序邏輯電路寫出各觸發(fā)器的時序邏輯電路寫出各觸發(fā)器的驅(qū)動驅(qū)動方程方程；3 3. .將將每個觸發(fā)器的驅(qū)動方程代入其特性方程中，得出其每個觸發(fā)器的驅(qū)動方程代入其特性方程中，得出其狀態(tài)方程狀態(tài)方程；4 4. .寫出寫出時序電路

8、的時序電路的輸出方程輸出方程；5 5. .列出列出狀態(tài)轉(zhuǎn)換狀態(tài)轉(zhuǎn)換表表，畫，畫出出狀態(tài)狀態(tài)轉(zhuǎn)換轉(zhuǎn)換圖圖或者或者波形圖波形圖（即描述時序電路（即描述時序電路狀態(tài)轉(zhuǎn)換全部過程）；狀態(tài)轉(zhuǎn)換全部過程）；6 6. .檢查是否能夠自啟動檢查是否能夠自啟動。第 19 頁6.2 時序電路的分析方法例：例：212111QQADQD驅(qū)動方程：)(212112QQAQDQ*)(狀態(tài)方程：212121213QQAQQAQQAQQAY )()()(輸出方程：第 20 頁6.2 時序電路的分析方法（4 4）列狀態(tài)轉(zhuǎn)換表：）列狀態(tài)轉(zhuǎn)換表：AYQQ*1212QQ（5 5）狀態(tài)轉(zhuǎn)換圖：）狀態(tài)轉(zhuǎn)換圖：第三節(jié)若干常用的時序邏輯電路

9、第 22 頁6.36.3.1 移位寄存器移位寄存器6.3 若干常用的時序邏輯電路6.3.2 計數(shù)器計數(shù)器6.3.3 6.3.4 第 23 頁6.3 若干常用的時序邏輯電路用用中規(guī)模中規(guī)模集成電路設計時序邏輯電路集成電路設計時序邏輯電路組合邏輯部分組合邏輯部分譯碼器譯碼器數(shù)據(jù)選擇器數(shù)據(jù)選擇器其它集成模塊其它集成模塊計數(shù)器計數(shù)器移位寄存器移位寄存器其它集成模塊其它集成模塊存儲單元存儲單元第 24 頁6.3.1 移位寄存器一、一、寄存器（教材寄存器（教材229229頁）頁）用于用于寄存一組二值代碼寄存一組二值代碼，N N位寄存器位寄存器由由N N個個觸發(fā)器觸發(fā)器組成，可存放一組組成，可存放一組N N

10、位二值位二值代碼；代碼；只要求其中每個觸發(fā)器可置只要求其中每個觸發(fā)器可置1 1，置，置0 0；寄存器主要寄存器主要部件為部件為觸發(fā)器觸發(fā)器。 改變隨高電平期間DQclkLS 7574例例1 1：（見右圖）：（見右圖）圖圖5.4.15.4.1第 25 頁6.3.1 移位寄存器二、移位寄存器二、移位寄存器1.1.邏輯邏輯功能功能: :能寄存代碼能寄存代碼；移位功能（即代碼能在移位脈沖移位功能（即代碼能在移位脈沖的作用的作用下下左移或右移）。左移或右移）。2.2.邏輯邏輯功能功能分類：分類：按移動方式分按移動方式分雙向移位寄存器雙向移位寄存器左移移位寄存器左移移位寄存器右移移位寄存器右移移位寄存器單

11、向移位寄存器單向移位寄存器第 26 頁6.3.1 移位寄存器觸發(fā)器有延遲時間觸發(fā)器有延遲時間CLKCLK 到達到達時，各觸發(fā)器按前一級觸發(fā)器時，各觸發(fā)器按前一級觸發(fā)器原來原來的狀態(tài)的狀態(tài)翻轉(zhuǎn)翻轉(zhuǎn) 數(shù)據(jù)數(shù)據(jù)依次右移依次右移1 1位位應用應用：代碼轉(zhuǎn)換：代碼轉(zhuǎn)換 串串并、數(shù)據(jù)運算并、數(shù)據(jù)運算 圖圖6.3.1 6.3.1 用用D D觸發(fā)器構(gòu)成的一位寄存器觸發(fā)器構(gòu)成的一位寄存器圖圖6.3.1 6.3.1 電路的電壓波形電路的電壓波形第 27 頁6.3.1 移位寄存器器件實例：器件實例：74LS194A74LS194A，左左/ /右移右移，并行輸入并行輸入，保持保持，異步置零異步置零等功能等功能雙向雙向

12、移位寄存器移位寄存器第 28 頁6.3.1 移位寄存器 以觸發(fā)器以觸發(fā)器FF1FF1為例為例( (見右圖見右圖) )，F(xiàn)F1FF1的輸入的輸入控制電路是控制電路是由與或非門由與或非門G1G1和反相器和反相器G2G2組成的組成的具有具有互補輸出互補輸出的的4 4選選1 1數(shù)據(jù)選擇器，它的互補數(shù)據(jù)選擇器，它的互補輸出作為觸發(fā)器的輸入信號。輸出作為觸發(fā)器的輸入信號。11111012010011011QQQQSQSRDSSQSSQSSQSSS *的工作狀態(tài)就可以選擇通過控制19401SS74HC194A的觸發(fā)器FF1邏輯圖第 29 頁6.3.1 移位寄存器74HC194A的邏輯框圖74HC194A的功

13、能表第 30 頁6.3.1 移位寄存器擴展應用（擴展應用（4 4位位8 8位位）只需將其中一片的Q3接至另一片的DIR端，而將另一片的Q0接到這一片的DIL，同時把兩片的S1、S0、CLK、RD分別并聯(lián)就行了。第 31 頁6.3.2 計數(shù)器計數(shù)器計數(shù)器1.1.用于用于計數(shù)、分頻、定時、產(chǎn)生節(jié)拍脈沖和計數(shù)、分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列及進數(shù)脈沖序列及進數(shù)字字運算運算等等2.2.分類：分類： (1)(1)按按脈沖輸入分脈沖輸入分，同步，同步、異步、異步 (2)(2)按按計數(shù)過程中數(shù)字增減分，加、減和可逆計數(shù)過程中數(shù)字增減分，加、減和可逆 (3)(3) 按按計數(shù)器中的數(shù)字編碼分，二進制、二計數(shù)

14、器中的數(shù)字編碼分，二進制、二-十進制和循環(huán)十進制和循環(huán)碼碼 (4)(4)按按計數(shù)容量分，十進制，六十進制計數(shù)容量分，十進制，六十進制 第 32 頁6.3.2 計數(shù)器一、同步計數(shù)器一、同步計數(shù)器1.1.同步同步二進制計數(shù)器二進制計數(shù)器同步二進制加法計數(shù)器同步二進制加法計數(shù)器原理：根據(jù)二進制加法運算規(guī)則可知：在多原理：根據(jù)二進制加法運算規(guī)則可知：在多位二進制數(shù)末位加位二進制數(shù)末位加1 1，若第，若第i i位以下皆為位以下皆為1 1時，時，則第則第i i位應翻轉(zhuǎn)位應翻轉(zhuǎn)。10021TQQQTiii.由此得出規(guī)律，若用由此得出規(guī)律，若用T T觸發(fā)器構(gòu)成計數(shù)器，觸發(fā)器構(gòu)成計數(shù)器，則第則第i i位觸發(fā)器輸

15、入端位觸發(fā)器輸入端TiTi的邏輯式應為：的邏輯式應為：第 33 頁6.3.2 計數(shù)器CPQff210 CPQff411 CPQff812 CPQff1613 結(jié)論結(jié)論: : 計數(shù)器計數(shù)器的功能：不僅可以計數(shù)也可作為分頻器。的功能：不僅可以計數(shù)也可作為分頻器。第 34 頁6.3.2 計數(shù)器器件實例：器件實例：7416174161ETEPDLRCLKD第 35 頁6.3.2 計數(shù)器同步二進制減法計數(shù)器同步二進制減法計數(shù)器原理：根據(jù)二進制減法運算規(guī)則可知：原理：根據(jù)二進制減法運算規(guī)則可知：在多位二進制數(shù)末位減在多位二進制數(shù)末位減1 1，若第，若第i i位以下位以下皆為皆為0 0時，則第時，則第i i

16、位應翻轉(zhuǎn)。位應翻轉(zhuǎn)。10021TQQQTiii.由此得出規(guī)律，若用由此得出規(guī)律，若用T T觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成計數(shù)計數(shù)器器，則第，則第i i位觸發(fā)器輸入端位觸發(fā)器輸入端TiTi的的邏輯式邏輯式應應為：為：第 36 頁6.3.2 計數(shù)器同步加減計數(shù)器同步加減計數(shù)器a.a.單時鐘方式單時鐘方式加加/ /減脈沖用同一輸入端減脈沖用同一輸入端，由，由加加/ /減控制減控制線的高低電平?jīng)Q定加線的高低電平?jīng)Q定加/ /減減 101010TQDUQDUTijjijji)()(DUDLSCLKI器件實例：器件實例：74LS19174LS191（用（用T T觸發(fā)器）觸發(fā)器）第 37 頁6.3.2 計數(shù)器b.b.雙

17、時鐘方式雙時鐘方式 器件器件實例：實例：74LS19374LS193（采用（采用TT觸發(fā)器，觸發(fā)器，即即T=1T=1）DUijjDijjUiCLKCLKCLKQCLKQCLKCLK0101001012QQCLKQQCLKCLKDU第 38 頁6.3.2 計數(shù)器2 2. .同步同步十進制計數(shù)器十進制計數(shù)器加法加法計數(shù)器計數(shù)器 基本原理基本原理：在四位二進制計：在四位二進制計數(shù)器基礎上修改，當計到數(shù)器基礎上修改，當計到10011001時，則下一個時，則下一個CLKCLK電路狀態(tài)回電路狀態(tài)回到到00000000。T0=1T1=Q0Q3T2=Q0Q1T3=Q0Q1Q2+Q0Q3第 39 頁6.3.2

18、計數(shù)器能自啟動能自啟動第 40 頁6.3.2 計數(shù)器器件實例：器件實例：7416074160ETEPDLRCLKD第 41 頁6.3.2 計數(shù)器減法計數(shù)器減法計數(shù)器基本原理：對二進制減法基本原理：對二進制減法計數(shù)器進行修改，在計數(shù)器進行修改，在00000000時減時減“1”1”后跳變?yōu)楹筇優(yōu)?0011001，然后按二進制減法計數(shù)就然后按二進制減法計數(shù)就行了。行了。T0=1T1=Q0(Q1Q2Q3)T2=Q0Q1(Q1Q2Q3)T3=Q0Q1Q2第 42 頁6.3.2 計數(shù)器能自啟動能自啟動第 43 頁6.3.2 計數(shù)器第 44 頁6.3.2 計數(shù)器三、任意進制計數(shù)器的構(gòu)成三、任意進制計數(shù)器的

19、構(gòu)成方法方法假定已有的是假定已有的是N N進制計數(shù)器，而需要得到的是進制計數(shù)器，而需要得到的是M M進制計數(shù)器進制計數(shù)器則有則有以下兩種以下兩種情況情況MNMN第 45 頁6.3.2 計數(shù)器1. N M1. N M原理：計數(shù)循環(huán)過程中設法跳過原理：計數(shù)循環(huán)過程中設法跳過N NM M個狀態(tài)個狀態(tài)。同步置零法異步置零法同步預置數(shù)法異步預置數(shù)法具體方法：具體方法： 置零置零法法置數(shù)法置數(shù)法第 46 頁6.3.2 計數(shù)器例：將十進制的例：將十進制的7416074160接成六進制計數(shù)器接成六進制計數(shù)器ETEPDLRCLKD第 47 頁6.3.1 移位寄存器用置零法將用置零法將7416074160接成六進

20、制計數(shù)器接成六進制計數(shù)器電路的狀態(tài)轉(zhuǎn)換圖電路的狀態(tài)轉(zhuǎn)換圖第 48 頁6.3.2 計數(shù)器 由于前面接由于前面接法法置置零信號作用時間短，導致電路誤動作零信號作用時間短，導致電路誤動作，電路，電路的可靠性的可靠性不不高高。為了為了克服這個缺點克服這個缺點，時常，時常采用如下的改進采用如下的改進電路：電路：第 49 頁6.3.2 計數(shù)器置數(shù)法置數(shù)法 (a)(a)置入置入00000000 (b) (b)置入置入10011001(a)(b)第 50 頁6.3.2 計數(shù)器2. N M2. N M M M 的的計數(shù)器計數(shù)器然后再采用置零或置數(shù)的然后再采用置零或置數(shù)的方法方法 ETEPDLRCLKD 例例：

21、用用7416074160接成接成 二十九進制計數(shù)器二十九進制計數(shù)器第 53 頁6.3.2 計數(shù)器整體置零（異步）整體置數(shù)（同步）第 54 頁6.3.2 計數(shù)器四、移位寄存器型計數(shù)器四、移位寄存器型計數(shù)器1. 1. 環(huán)形計數(shù)器環(huán)形計數(shù)器第 55 頁6.3.2 計數(shù)器能自啟動的環(huán)形計數(shù)器能自啟動的環(huán)形計數(shù)器: :第 56 頁6.3.2 計數(shù)器 n n位移位寄存器構(gòu)成的環(huán)形計數(shù)器只有位移位寄存器構(gòu)成的環(huán)形計數(shù)器只有n n個個有效狀態(tài)，有有效狀態(tài)，有2 2n n- -n n個無效狀態(tài)。個無效狀態(tài)。狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖第 57 頁6.3.2 計數(shù)器2. 2. 扭環(huán)形計數(shù)器扭環(huán)形計數(shù)器第 58 頁6.3.

22、2 計數(shù)器能自啟動的扭環(huán)形計數(shù)器能自啟動的扭環(huán)形計數(shù)器: :第 59 頁6.3.2 計數(shù)器狀態(tài)轉(zhuǎn)換狀態(tài)轉(zhuǎn)換圖圖 n n位移位寄存器構(gòu)成的扭環(huán)形計數(shù)器位移位寄存器構(gòu)成的扭環(huán)形計數(shù)器有有2n2n個個有效狀態(tài)，有有效狀態(tài)，有2n-2n2n-2n個無效狀態(tài)。個無效狀態(tài)。第 60 頁6.3.3 順序脈沖發(fā)生器順序脈沖發(fā)生器計數(shù)器計數(shù)器+ +譯碼器譯碼器順序脈沖發(fā)生器順序脈沖發(fā)生器第 61 頁6.3.4 序列序列信號發(fā)生器信號發(fā)生器計數(shù)器計數(shù)器+ +數(shù)據(jù)選擇器數(shù)據(jù)選擇器序列信號發(fā)生器序列信號發(fā)生器發(fā)生的序列：發(fā)生的序列：0001011100010111第四節(jié)時序邏輯電路的設計方法第 63 頁6.4 時序邏

23、輯電路的設計方法6.4.16.4.1 同步時序邏輯電路的設計方法同步時序邏輯電路的設計方法設計設計的一般步驟的一般步驟一、邏輯抽象，求出狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表一、邏輯抽象，求出狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表1. 1. 確定輸入確定輸入/ /輸出變量、電路狀態(tài)數(shù)。輸出變量、電路狀態(tài)數(shù)。2. 2. 定義輸入定義輸入/ /輸出邏輯狀態(tài)以及每個電路狀態(tài)的含意，輸出邏輯狀態(tài)以及每個電路狀態(tài)的含意，并對電路狀態(tài)進行編號。并對電路狀態(tài)進行編號。3. 3. 按設計要求列出狀態(tài)轉(zhuǎn)換表，或畫出狀態(tài)轉(zhuǎn)換圖。按設計要求列出狀態(tài)轉(zhuǎn)換表，或畫出狀態(tài)轉(zhuǎn)換圖。二、狀態(tài)化簡二、狀態(tài)化簡若兩個狀態(tài)在相同的輸入下有相同的輸出，并轉(zhuǎn)換到同若

24、兩個狀態(tài)在相同的輸入下有相同的輸出，并轉(zhuǎn)換到同一個次態(tài)，則稱為等價狀態(tài)；等價狀態(tài)可以合并。一個次態(tài)，則稱為等價狀態(tài)；等價狀態(tài)可以合并。第 64 頁6.4.1 同步時序邏輯電路的設計方法三、狀態(tài)分配（編碼）三、狀態(tài)分配（編碼）1. 1. 確定觸發(fā)器數(shù)目。確定觸發(fā)器數(shù)目。2. 2. 給每個狀態(tài)規(guī)定一個代碼。給每個狀態(tài)規(guī)定一個代碼。（通常編碼的取法、排列順序都依照一定的規(guī)律（通常編碼的取法、排列順序都依照一定的規(guī)律）四、選定觸發(fā)器類型四、選定觸發(fā)器類型求出狀態(tài)方程，驅(qū)動方程，輸出方程。求出狀態(tài)方程，驅(qū)動方程，輸出方程。五、畫出邏輯圖五、畫出邏輯圖六、檢查自啟動六、檢查自啟動第 65 頁6.4.1 同

25、步時序邏輯電路的設計方法例例6.4.1 6.4.1 設計一個帶有進位輸出端的十三進制設計一個帶有進位輸出端的十三進制計數(shù)器。（計數(shù)器。（p312p312）解：解： 建立建立原始原始狀態(tài)圖狀態(tài)圖該該電路不需輸入端電路不需輸入端, ,有進位輸出用有進位輸出用C C表示，規(guī)定有進位輸出時表示，規(guī)定有進位輸出時C=1C=1，無，無進位輸出時進位輸出時C=0C=0。1 十三十三進制計數(shù)器應該有十進制計數(shù)器應該有十 三個有效狀態(tài)，分別用三個有效狀態(tài)，分別用S0S0、 S1 S1、 S12 S12表示。畫出其表示。畫出其 狀態(tài)轉(zhuǎn)換圖：狀態(tài)轉(zhuǎn)換圖：第 66 頁6.4.1 同步時序邏輯電路的設計方法 狀態(tài)狀態(tài)化化簡簡 狀態(tài)狀態(tài)轉(zhuǎn)換圖不