計(jì)數(shù)器及其應(yīng)用研究

1、數(shù)電實(shí)驗(yàn)報(bào)告姓名：孫永光學(xué)號(hào)：00101127學(xué)院：通信工程學(xué)院計(jì)數(shù)器及其應(yīng)用研究（二）一. 實(shí)驗(yàn)?zāi)康模?. 熟悉計(jì)數(shù)器的工作原理，掌握中規(guī)模計(jì)數(shù)器（msi）邏輯功能及其 應(yīng)用。2. 掌握計(jì)數(shù)器的級(jí)聯(lián)方法，并會(huì)用中規(guī)模計(jì)數(shù)器（msi）實(shí)現(xiàn)任意進(jìn) 制計(jì)數(shù)器。二. 實(shí)驗(yàn)儀器：1.萬(wàn)用表一塊2.直流穩(wěn)壓電源一臺(tái)3.函數(shù)信號(hào)發(fā)生器一臺(tái)4.雙蹤示波器一臺(tái)5.邏輯分析儀一臺(tái)6.數(shù)字電路實(shí)驗(yàn)板一塊三. 實(shí)驗(yàn)說(shuō)明：計(jì)數(shù)器是一種使用相當(dāng)廣泛的功能器件，現(xiàn)在無(wú)論是ttl還是cmos集成電路，都有品種齊全的msi計(jì)數(shù)器。在這一節(jié)實(shí)驗(yàn)中，我 們所用計(jì)數(shù)器均為ttl器件，因此，以下介紹實(shí)驗(yàn)中所用的幾種計(jì)數(shù) 器。74ls

2、161. 74ls163可編程4位二進(jìn)制同步計(jì)數(shù)器同步計(jì)數(shù)器是指計(jì)數(shù)器內(nèi)所有觸發(fā)器都在同一時(shí)鐘脈沖作用下、在同 一時(shí)刻翻轉(zhuǎn)。其優(yōu)點(diǎn)是計(jì)數(shù)速度快。74ls161和74ls163除了具有普 通4位二進(jìn)制同步計(jì)數(shù)器的功能外，還具有可編程計(jì)數(shù)器的編程功能。可編程計(jì)數(shù)器的編程方法有兩種，一種是由計(jì)數(shù)器的不同輸出組合來(lái) 控制計(jì)數(shù)器的模；另一種是通過(guò)改變計(jì)數(shù)器的預(yù)置輸入數(shù)據(jù)來(lái)改變計(jì)數(shù)器的模。這兩種編程方法也同樣適用于其它可編程計(jì)數(shù)器。74ls161具有異步清零、同步置數(shù)的功能。其中，cr是異步清零輸入端，低電平有效;ld是同步并行置數(shù)控制端，低電平有效；p和t 具有保持和禁止計(jì)數(shù)的功能，只要p和t兩端中有一

3、端為零，計(jì)數(shù)器 即為保持狀態(tài)，要正常計(jì)數(shù)，它們必須都為高電平。是進(jìn)位輸出端，其平時(shí)為低電平，當(dāng)74ls161計(jì)數(shù)計(jì)到最大值時(shí)，翻轉(zhuǎn)為高 電平，寬度為一個(gè)時(shí)鐘周期。d、a是并行數(shù)據(jù)輸入端，是數(shù)據(jù)輸岀端。vcc oc a &&& t ld四. 實(shí)驗(yàn)內(nèi)容：1用vhdl語(yǔ)言描述模50計(jì)數(shù)器。要求完成電路設(shè)計(jì)，進(jìn)行電路 仿真，并下載后作功能測(cè)試。將計(jì)數(shù)器時(shí)鐘置為1hz方波信號(hào)，輸出 接譯碼、顯示電路，在數(shù)碼管上觀(guān)察輸出狀態(tài)變化。2設(shè)計(jì)一個(gè)計(jì)數(shù)型序列碼產(chǎn)生電路，產(chǎn)生的序列碼（輸出z）為 llolooololo要求用fpga實(shí)現(xiàn)，并在實(shí)驗(yàn)箱上測(cè)試其功能，時(shí)鐘設(shè) 置為1khz,在示波器

4、上雙蹤觀(guān)察并記錄cp, z的波形。五. 程序?qū)崿F(xiàn)及仿真：1.用vhdl語(yǔ)言描述模50計(jì)數(shù)器: vhdl描述：library ieee;use ieee.std_logic_1164.all;use ieee.std logic unsigned.all;entity counter50 isportiin put portsclk:in std_logic;en:in std_logic;cr:in std_logic;qi:out std_logic_vector(3 downto 0);q2:out std_l0gic_vect0r(3 downto 0);oc:out std logic

5、);end counter50;architecture arc_counter50 of counter50 issignal count1:std_logic_vector(3 downto 0);signal count2:std_logic_vector(3 downto 0);signal c0unt:std_l0gic_vect0r(7 downto 0); beginprocessor,clk,en)beginifcr='o, thencount1<=(others=>'0');count2<=(others=>'0'

6、;);elsif clk'event and clk='l' thenif en='1,thenifcount2<4 thenifcount1<9 thencount1<=count1+1;elsif count1=9 thencount1<="0000"count2<=count2+1;end if;elsif count2=4 thenifcount1<9 thencount1<=count1+1;elsif count1=9 thencountl<=noooo"count2<="0000"end if;end if;end if;end if;end process;process (count1,count2)begincount<=count1 &c0unt2;if count=49 thenoc<='1'elseoc<='0,;end if;end process;q1<=count1;q2