集成電路設(shè)計導(dǎo)論實驗報告

1、實驗1、2 軟件簡介及反向器電路原理圖姓名： XXX 專業(yè)： 電子 班級： X班 學(xué)號： XXXXXXX 實驗日期：2014.XXXXX 實驗教室： XXXX 指導(dǎo)教師： XXXXX 一、【實驗?zāi)康摹砍醪搅私獠褂肸eni九天軟件用Zeni軟件設(shè)計反向器電路原理圖二、【實驗工具】 PC一臺；九天ZeniEDA軟件三、【軟件簡介】1、九天ZeniEDA概述九天（Zeni）系統(tǒng)是熊貓（Panda）系統(tǒng)的改進版。熊貓系統(tǒng)是我國在20世紀(jì)80年代后期自主研發(fā)的面向全定制和半定制大規(guī)模集成電路而設(shè)計的，具有可支持10萬個元件規(guī)模設(shè)計能力的大型集成電路計算機輔助設(shè)計系統(tǒng)。九天（Zeni）系統(tǒng)提供了集成電

2、路設(shè)計所需要的全部功能，包括基于語言的和基于圖形的設(shè)計輸入；各個級別的設(shè)計正確性的模擬驗證；交互式的物理版圖設(shè)計；版圖正確性驗證以及CAD數(shù)據(jù)庫。它采用了分布式的、高效的數(shù)據(jù)統(tǒng)一管理方式，具有美觀、方便的用戶界面，支持基于VHDL、EDIF、CIF、GDSII、SPOCE、CDL等多種標(biāo)準(zhǔn)的或通用的設(shè)計2、Zeni系列工具概述九天EDA工具為全定制電路設(shè)計提供完整解決方案九天EDA工具集成了原理圖編輯器（ZeniSE）、版圖編輯器（ZeniPDT）、版圖驗證工具(ZeniVERI，ZeniHVERI)、寄生參數(shù)提取工具(ZeniPE)、信號完整性分析工具(ZeniSI)，并將前后端各工具的數(shù)據(jù)

3、置于統(tǒng)一的設(shè)計管理器之中，為用戶提供一個集成化的設(shè)計環(huán)境。九天EDA工具創(chuàng)建了功能強大的模擬仿真環(huán)境，為電路模擬前的數(shù)據(jù)準(zhǔn)備，以及模擬后的數(shù)據(jù)分析、結(jié)果返標(biāo)提供完整服務(wù)。九天EDA工具還提供了從原理圖到版圖的自動生成工具（Netlist to Layout，N2L），實現(xiàn)了從原理圖網(wǎng)表到版圖的映射。九天EDA工具特別強調(diào)為深亞微米工藝下的模擬集成電路設(shè)計提供完整的解決方案。適時的開發(fā)出了具有速度與精度完美結(jié)合的寄生參數(shù)提取工具、功能強大的信號完整性分析工具、性能優(yōu)越的DRC、LVS版圖驗證工具。九天EDA工具還為業(yè)界流行的EDA工具提供了非常友好和平滑的數(shù)據(jù)交換接口，使用戶可以方便地與第三方E

4、DA工具進行數(shù)據(jù)互換。例如：九天工具可以接受以SPICE和CDL格式描述的網(wǎng)表，以及以EDIF描述的符號單元庫，進行布局布線、自動生成原理圖。其生成結(jié)果以EDIF格式描述輸出，可以被Cadence、Synopsys、Mentor等公司的工具直接接受。另外，該工具可以直接讀取Cadence數(shù)據(jù)庫的原理圖和網(wǎng)表，進行顯示以及提供給九天系統(tǒng)的驗證工具使用。四、【實驗內(nèi)容】原理圖主要是由Instance、Pin等經(jīng)過Wire相連而成的；下面詳細介紹在原理圖編輯器（ZSE）中構(gòu)建A庫中的INV原理圖，主要參考PLL庫中的INV原理圖。在library的demo元件庫里新建一個單元文件cell取名為INV

5、，并在ViewType欄上選擇Schematic原理圖工作頁面，然后就可以在Schematic 上添加元件，如MOS管，引腳等，并用導(dǎo)線連接上。最后保存，檢測電路是否有錯誤，如無錯誤，那一個電路圖就畫完了。路程如下圖：在構(gòu)建反向器原理圖時，需要調(diào)用基本器件PMOS和NMOS，九天系統(tǒng)的系統(tǒng)庫Analog中提供了一系列的基本器件，可以直接調(diào)用，如下圖圈起部分：PMOS和NMOS器件調(diào)用到編輯窗口后，單擊鼠標(biāo)左鍵，確定器件在編輯器中的位置；取消器件調(diào)用可按<ESC>鍵。增加電源和地。在原理圖編輯器左側(cè)的快捷圖標(biāo)中，直接單擊快捷圖標(biāo)“”，彈出Add Pin 的對話框，通過將Pin Nam

6、e設(shè)為“VDD”或“GND”，Direction選擇為InOut，實現(xiàn)增加電源和地。增加端口。單擊Add Pin的快捷圖標(biāo)或者按鍵盤上的P鍵，彈出Add Pin 的對話框，將Pin Name 設(shè)為“A”和“B”，Direction選擇為In和Out ，用鼠標(biāo)左鍵將加入的Pin確定在編輯器中；最后通過連線操作將Pin與器件連接。連線操作在器件符號都擺放好后，將進行連線操作。在原理圖編輯器左側(cè)的快捷圖標(biāo)中，直接點擊Wire的快捷圖標(biāo)“”，激活連線命令；在畫線過程中，單擊鼠標(biāo)左鍵，確定Wire的一個點；單擊<Back Space>鍵，取消Wire的前一個確定點；單擊鼠標(biāo)右鍵，改變Wire

7、的畫線模式；單擊<ESC>鍵，取消當(dāng)前所畫的線；在Wire的終點，雙擊鼠標(biāo)左鍵，完成畫線操作。若兩個器件的任意端口重疊，系統(tǒng)會自動將端口連接；在調(diào)用器件的工程中，單擊鼠標(biāo)右鍵，器件符號可逆時針旋轉(zhuǎn)90度。快捷鍵：Shift+Z放大；Ctrl+z縮??；Shift+c 復(fù)制；Q屬性；R翻轉(zhuǎn)；P引腳。五、【實驗結(jié)果】最終的反向器電路原理圖如下圖所示：實驗3、4 反相器電路符號圖設(shè)計及特性分析姓名： XXX 專業(yè)： 電子 班級： X班 學(xué)號： XXXXXXX 實驗日期：2014.XXXXX 實驗教室： XXXX 指導(dǎo)教師： XXXXX 一、實驗?zāi)康?1、學(xué)習(xí)及掌握九天Zeni圖形輸入及仿真

8、方法； 2、掌握基本反相器的原理與設(shè)計方法； 3、掌握反相器電壓傳輸特性曲線VTC的測試方法； 4、分析電壓傳輸特性曲線，確定五個關(guān)鍵電壓 VOH 、 VOL 、 VIH 、 VIL 、 VTH 。二、實驗內(nèi)容本次實驗主要是利用 九天Zeni軟件來設(shè)計一基本反相器(inverter)，并利用仿真工具 Analog Artist(Spectre)來測試反相器的電壓傳輸特性曲線(VTC,Voltage transfer characteristic curves)，并分析其五個關(guān)鍵電壓:輸出高電平 VOH 、輸出低電平 VOL 、輸入高電平 VIH 、輸入低電平 VIL 、閾值電壓 VTH 。三、

9、實驗步驟1.在九天Zeni環(huán)境中繪制的反相器原理圖如圖所示。2. 在Analog Environment中，對反相器進行瞬態(tài)分析(tran)，仿真時間設(shè)置為4ns。其輸入輸出波形如圖所示。分析：反相器的輸出波形在由低跳變到高和由高跳變到底時都會出現(xiàn)尖脈沖，而不是直接跳變。其主要原因是由于MOS管柵極和漏極上存在覆蓋電容，在輸出信號變化時，由于電容儲存的電荷不能發(fā)生突變，所以在信號跳變時覆蓋電容仍會發(fā)生充放電現(xiàn)象，進而產(chǎn)生了如圖所示的尖脈沖。3. 測試反相器的電壓傳輸特性曲線，采用的是直流分析(DC),我們把輸入信號修改為5V直流電源，如圖所示。4. 然后對該直流電源從0V到5V進行線性掃描,進

10、而得到電壓傳輸特性曲線如圖所示。實驗5、6 反相器版圖設(shè)計姓名： XXX 專業(yè)： 電子 班級： X班 學(xué)號： XXXXXXX 實驗日期：2014.XXXXX 實驗教室： XXXX 指導(dǎo)教師： XXXXX 一、實驗?zāi)康?、學(xué)習(xí)及掌握cadence圖形輸入及仿真方法；2、利用反相器設(shè)計反相器鏈，并對其進行尺寸的優(yōu)化；3、學(xué)會反相器優(yōu)化的基本方法；二、實驗內(nèi)容主要內(nèi)容是為反相器設(shè)計版圖。三、實驗步驟1、反相器版圖繪制(1)繪制n有源區(qū)，如圖所示。其尺寸為5×13，即NMOS的寬為1.5um。 (2)繪制NMOS柵極，如圖所示，NMOS管的長為600nm。(2)在有源區(qū)中放置兩個接觸，如圖所

11、示，其尺寸為2×2。該接觸的主要作用是為了使柵極與金屬一層接觸良好。(2) 在n有源區(qū)旁邊繪制一個襯底接觸，并添加p選擇框和n選擇框，如圖所示。該襯底接觸的主要作用是保證GND與柵極良好接觸。這樣，NMOS管就基本繪制完成。(3) 用同樣的方法繪制PMOS管，如圖所示。其中PMOS管的寬為3um，長為600nm。PMOS旁邊也為襯底接觸，該襯底接觸的主要作用是保證VDD與柵極良好接觸。(4) 繪制N阱，由于NMOS建立在P型襯底上，為了在同一塊晶片上建立PMOS管，則必須對其摻雜，建立一N型區(qū)，然后再在該N型區(qū)中建立PMOS管。如圖所示。(7)在有源區(qū)上繪制金屬，并繪制連線。其中為了

12、在金屬一層中添加輸入引腳，所以在由金屬一層到柵極之間要加一“過孔”。最后再繪制GND以及VDD就完成了反相器的版圖繪制。完成后的反相器版圖如圖所示。實驗7、8 全加器原理與設(shè)計姓名： XXX 專業(yè)： 電子 班級： X班 學(xué)號： XXXXXXX 實驗日期：2014.XXXXX 實驗教室： XXXX 指導(dǎo)教師： XXXXX 一、實驗?zāi)康?、掌握全加器的設(shè)計方法，并用全加器構(gòu)成4位累加器；2、進一步學(xué)會版圖制造工藝以及版圖設(shè)計的基本規(guī)則及方法；3、進一步掌握版圖提取(layout extraction)的方法以及版圖與線路圖対查比較方法(LVS)；4、進一步掌握后模擬仿真(post layout simulation)的基本方法；二、實驗內(nèi)容1、全加器晶體管級原理圖根據(jù)實驗原理繪制的全加器