畢業(yè)論文基于CPLD的出租車計價器的設(shè)計

1、基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計作者姓名：李 剛剛專業(yè)名稱：信息工程指導教師：大學 講師基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 i摘摘 要要隨著電子行業(yè)的迅猛發(fā)展，計價器在各個領(lǐng)域中的使用越來越頻繁，用戶對計價器的要求也越來越高。以出租車多功能計價器為例，用戶不僅要求計價器性能穩(wěn)定，計費準確；不同國家和地區(qū)的收費方式存在差異，即使在同一地區(qū)，不同車型的出租車其收費方式也有差別，而且出租車還面臨幾年一次的調(diào)價或調(diào)整收費方式等問題。傳統(tǒng)的基于單片機設(shè)計的出租車多功能計價器已遠遠跟不上這種變化，功能升級很繁瑣，需要硬件重組和軟件更新同步進行，成本高，并且每次升級都可能產(chǎn)生新的不穩(wěn)定因素

2、；而本設(shè)計是基于復雜可編程邏輯器件 (cpld)的出租車自動計價系統(tǒng)，采用超高速集成電路硬件描述語言 vhdl 和邏輯綜合為基礎(chǔ)的自頂向下的電路設(shè)計方法，在硬件電路不加改變的前提下, 功能升級十分方便,從使用情況看, 該設(shè)計穩(wěn)定性好、可靠性高, 市場前景良好，而且開發(fā)成本低，周期短，極大的滿足了用戶的變化要求。關(guān)鍵詞：硬件設(shè)計 cpld 超高速集成電路硬件描述語言 仿真基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 iiabstractalong with the fast fierce development of the electronics profession, charge the m

3、achine in each realm of usage is more and more multifarious, the request of customer to the charge machine is also more and more high. to take multi-function charge machine of the rent car as an example, the customer not only request to charge the machine function stability, charge accurate; the for

4、-rent car of different from the charges method existence difference of the region, even in same region, car in different nation type it charges the way but also have the difference, and rent the car to still faces a time fee hikes of several years or adjust to charge the way etc. problem. traditiona

5、l according to a machine design of multi-function charge machine of for-rent car has already canned not keep up with this kind of variety far and far, the function upgrade is very tedious, needing the hardware reorganization to carry on with the software renewal synchronously, the cost is high, and

6、upgrade each time may produce the lately unsteady factor; but according to programmable logic array( cpld) of the spot of multi-function charge machine of for-rent car, the adoption hardware description language the vhdl and logic is comprehensive for basal from the crest get down of the electric ci

7、rcuit design method, does not change in the hardware electric circuit under the premise, the function upgrade extremely conveniently, looking from the service condition, this design stability good, the reliability is high, the market prospect is good, moreover the development cost is low, the cycle

8、is short, enormous has satisfied the change request of customer.key words：hardware design , complex programmable logic device, extremely high soon the integrated circuit hardware description language, simulation.基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 iii目 錄摘摘 要要 .i iabstractabstract .iiii1 1 前言前言 .1 11.1 課題研究背景.11.2

9、 本文所做的工作.32 2相關(guān)技術(shù)介紹相關(guān)技術(shù)介紹 .4 42.1 cpld 簡介.42.1.1 cpld 的基本結(jié)構(gòu).42.1.2 cpld 的特點.42.2 xilinx公司可編程邏輯器件介紹.52.2.1 xc9500 系列器件結(jié)構(gòu)簡述.52.2.2 可編程 cpld 芯片 xc9572 產(chǎn)品規(guī)格說明.82.3 vhdl 語言簡介 .102.3.1 vhdl 語言的優(yōu)點 .102.3.2 使用 vhdl 語言的可行性 .122.4 xilinx foundation f1.5 系統(tǒng)簡介.123 3 出租車自動計價系統(tǒng)的設(shè)計出租車自動計價系統(tǒng)的設(shè)計.13133.1 系統(tǒng)基本設(shè)計思想及實現(xiàn)的

10、功能及要求.133.1.1 系統(tǒng)基本設(shè)計思想.133.1.2 系統(tǒng)實現(xiàn)的功能及要求.133.2 系統(tǒng)硬件設(shè)計.143.2.1 外圍電路介紹.143.3 系統(tǒng)軟件設(shè)計.183.3.1 電子鐘程序設(shè)計.183.3.2 計價部分程序設(shè)計.193.4 程序仿真圖.25結(jié)結(jié) 論論 .2929致致 謝謝 .3030參考文獻參考文獻 .3131基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 iv附錄附錄 a a（系統(tǒng)程序）（系統(tǒng)程序）.3232基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 11 前言1.1課題研究背景當今社會是數(shù)字集成電路廣泛應(yīng)用的社會。數(shù)字集成電路由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到

11、超大規(guī)模集成電路(vlsic,幾萬門以上)以及許多具有特定功能的專用集成電路 asic（application specific integrated circuit）。在現(xiàn)代復雜的數(shù)字邏輯系統(tǒng)中，專用集成電路的應(yīng)用越來越廣泛，曾經(jīng)廣泛使用的由基本邏輯門和觸發(fā)器構(gòu)成的中小規(guī)模集成電路所占的比例越來越少。專用集成電路 asic 是面向用戶定義用途或特定功能的大規(guī)模，超大規(guī)模集成電路。專用集成電路的英文是 application specific integrated circuit, sic 是其英文縮寫。asic有數(shù)字的、模擬的、數(shù)字和模擬混合的。按制造方式區(qū)分，有全定制 asic、有半定制a

12、sic、可編程 asic 三種。其中可編程 asic 可做到用戶在現(xiàn)場對其編程來實現(xiàn)各種特定的邏輯功能。正是可編程 asic 獨特的器件性能和應(yīng)用方式使擁護可“自制”大規(guī)模數(shù)字集成電路的理想成為現(xiàn)實?，F(xiàn)在，使用可編程 asic 和相應(yīng)的 eda 開發(fā)系統(tǒng)，用戶可以借助計算機實現(xiàn)各種實際的數(shù)字電路或電子系統(tǒng)的設(shè)計、功能模擬、時間模擬以及系統(tǒng)調(diào)試。因此，可編程 asic 的問世及廣泛應(yīng)用促進了電子系統(tǒng)設(shè)計方法的重大變革這一說法毫不過分。從 20 世紀 70 年代 intel 公司第一個推出 4004mpu 起到 80 年代初，是 mpu 技術(shù)飛速發(fā)展的時期。mpu 技術(shù)的快速滲透刺激了 mpu 外

13、圍 lsi 器件的發(fā)展。當時由mpu、mpu 的外圍 lsi 器件，通用 ic 這三大積木塊搭起來可以標準地實現(xiàn)一個復雜的電子系統(tǒng)。到了 20 世紀 80 年代中期 mpu 由 8 位、16 位發(fā)展到 32 位，速度和集成度越來越高，再加上電子產(chǎn)品的少少批量多品種化趨勢，高速低功耗及小型化的要求，原來的電子系統(tǒng)中 mpu 的外圍 lsi 和通用 ic 適應(yīng)不了這一技術(shù)上的變化。20 世紀 80年代中期以來可編程 asic 以其現(xiàn)場可編程，高速，高集成度的優(yōu)勢充當了電子系統(tǒng)中的新的積木塊。由 mpu、存儲器和可編程 asic 這三個可編程的積木塊組成現(xiàn)代電子系統(tǒng)已形成趨勢或潮流。是否采用可編程

14、asic 來實現(xiàn)電子產(chǎn)品的設(shè)計已成為衡量電子產(chǎn)品是否先進的標準之一。可以說可編程 asic 技術(shù)是現(xiàn)代電子系統(tǒng)設(shè)計的新潮流，對于一個現(xiàn)代電子系統(tǒng)設(shè)計師來說，學習應(yīng)用可編程 asic 技術(shù)勢在必行?；?cpld 的出租車自動計價系統(tǒng)的設(shè)計 2雖然 asic 的成本很低，但設(shè)計周期長，投入費用高?？删幊踢壿嬈骷╬ld，programmable logic device）自問世以來，經(jīng)歷了從低密度的prom、pla、pal、gal 到高密度的現(xiàn)場可編程門陣列（fpga，field programmable gate array）和復雜可編程邏輯器件 cpld（complex programmab

15、le logic device）的發(fā)展過程。大規(guī)模可編程邏輯器件的出現(xiàn)打破了中小規(guī)模通用型集成電路和大規(guī)模專用集成電路壟斷的天下，它們既繼承了專用集成電路的高集成度、高可靠性的優(yōu)點，又克服了專用集成電路設(shè)計周期長、投資大和靈活性差的缺點；它們也可以解決使電子系統(tǒng)小型化、低功耗、高可靠性等問題。利用它們進行產(chǎn)品開發(fā)，不僅設(shè)計制造成本低、設(shè)計開發(fā)周期短、開發(fā)工具先進、可靠性高，而且具有完全的知識產(chǎn)權(quán)，給設(shè)計人員帶來了諸多方便。fpga/cpld 因此被廣泛應(yīng)用于電子產(chǎn)品的原型設(shè)計和電子產(chǎn)品生產(chǎn)(一般在 1 萬件以下)之中。幾乎所有應(yīng)用門陣列、pld 和中小規(guī)模通用數(shù)字集成電路的場合均應(yīng)用 fpga

16、 和 cpld 器件。fpga 與 cpld 都是可編程邏輯器件,它們是在 pal、gal 等邏輯器件的基礎(chǔ)之上發(fā)展起來的，它們在高密度、高速度、低功耗等方面發(fā)展很快，同以往的pla、pal、gal 等相比較,fpga/cpld 的規(guī)模比較大,它可以替代幾十甚至幾千塊通用 ic 芯片。在這十幾年的發(fā)展過程中,以 fpga/cpld 為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)取得了驚人的發(fā)展,單一芯片的門數(shù)從幾百門增加到數(shù)百萬門，現(xiàn)場可編程邏輯器件從最初的 1200 個可利用門,發(fā)展到 90 年代的 25 萬個可利用門。目前,國際上著名半導體器件公司有 xilinx，lattice，altera 等，研發(fā)出若

17、干新型的大規(guī)?？删幊踢壿嬈骷pld 有 xilinx 公司的 xc9500 系列, lattice 公司的 isplsi/plsi1000 系列和 mach5 系列，altera 公司的 max7000 系列和 max9000 系列等。xilinx 公司的 xc5000/4000 系列,actel 公司的 act 系列，ti 公司的 tpc 系列, altera 公司的 flex 系列等是 fpga 的代表產(chǎn)品。廠商又陸續(xù)推出了數(shù)百萬門的單片 fpga 芯片,將現(xiàn)場可編程器件的集成度提高到一個新的水平。隨著可編程邏輯器件及 eda 技術(shù)的高速發(fā)展，電子系統(tǒng)向集成化、小型化、大規(guī)模和高速度的

18、方向發(fā)展，電子系統(tǒng)的設(shè)計技術(shù)和工具也發(fā)生了深刻的變化。計算機技術(shù)的普及加速了電子設(shè)計自動化技術(shù)的進程，eda 開發(fā)系統(tǒng)的自動化和智能化程度也日臻完善。由美國國防部提出的 vhdl（very high speed integrated circuit hardware 基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 3description language）即超高速集成電路硬件描述語言，是為了要解決項目間的信息交換困難和設(shè)計維護困難，同時也為解決當時的超高速集成電路（vhsic，very high speed integrated circuit）計劃而提出的一種硬件描述語言，采用高層次的、自頂向

19、下的設(shè)計方法來描述硬件，非常適合當前需要。它改變了傳統(tǒng)的數(shù)字系統(tǒng)的描述方法和設(shè)計方法，使得軟件實現(xiàn)硬件化、硬件設(shè)計軟件化、用戶自制大規(guī)模和超大規(guī)模集成電路等都成為了現(xiàn)實。美國國防部 1987 年 12 月 ieee 接受 vhdl 為標準的 hdl，這就是今天的 ieee std1076-1987 和 ieee std1076-1993。foundation series 可編程器件開發(fā)系統(tǒng)是 xilinx 公司設(shè)計的 eda 工具，具有很強的開發(fā)和設(shè)計功能，是電子設(shè)計不可缺少的工具，他可以接受多種方式的輸入：原理圖輸入、文本輸入（硬件描述語言）、第三方 eda 工具提供的接口等。系統(tǒng)的仿真器

20、具有很強靈活性，可以控制對單器件或多器件的仿真。1.2本文所做的工作出門坐出租車已成為現(xiàn)在很多人的選擇，不僅隨叫隨到而且快捷方便，那么公平合理準確的計費就成為人們最關(guān)注的問題。本文主要內(nèi)容是利用 cpld 可編程邏輯器件設(shè)計并實現(xiàn)一個適合實際的出租車計價系統(tǒng)，采用 vhdl 語言進行編程，編程環(huán)境為 xilinx 公司的可編程器件的開發(fā)系統(tǒng)（xilinx foundation），源程序文件經(jīng)編譯后下載到可編程邏輯器件 xc 9572 芯片內(nèi)部后，可應(yīng)用于實際的出租車計價系統(tǒng)中。基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 42相關(guān)技術(shù)介紹2.1 cpld 簡介復雜可編程邏輯器件 cpld 與現(xiàn)場

21、可編程門陣列 fpga 都是在 pla、pal、gal等邏輯器件的基礎(chǔ)上發(fā)展起來的。與以往的 pla、pal、gal 等相比較，fpga/cpld的規(guī)模比較大，它可以替代幾十甚至幾千塊通用 ic 芯片。這樣的 fpga/cpld 實際上就是一個子系統(tǒng)部件。這種芯片受到世界范圍內(nèi)電子工程設(shè)計人員的廣泛關(guān)注和普遍歡迎。2.1.1 cpld 的基本結(jié)構(gòu)cpld 的集成度在千門/片以上，其基本結(jié)構(gòu)是由與陣列、或陣列、輸入緩沖電路、輸出宏單元組成。其與陣列比 pal 大得多，但并非靠簡單的增大陣列的輸入、輸出端口達到。陣列占用芯片的面積隨其輸入端數(shù)的增加而急劇增加，而芯片面積的增大不僅使芯片的成本增大，

22、還使信號在陣列中傳輸延遲加大而影響其運行速度。所以cpld 通常是由多個類似 pal 功能塊組成，具有很大的固定于芯片上的布線資源，通過位于中心的互連矩陣連接在一起?；ミB陣列要將來自 i/o 的信號和邏輯塊的輸出布線到器件內(nèi)任何邏輯塊的輸入。一般互連矩陣有兩種形式：基于陣列的互連和基于多路開關(guān)的互連?；陉嚵械幕ミB是縱橫開關(guān)的實現(xiàn)方式，它允許任何輸入到互連矩陣中的信號布線到任何邏輯塊，是完全可布通的?；诙嗦烽_關(guān)的互連是對邏輯塊的每個輸入有一個多路轉(zhuǎn)換器，輸入到互連矩陣的信號被連接到每個邏輯塊的大量多路開關(guān)的輸入端，這些多路轉(zhuǎn)換器的選擇是可編程的，只允許其一個輸入通過它進入邏輯塊。所以布通率與

23、多路轉(zhuǎn)換器的輸入寬度有關(guān)，寬度愈大，所占面積增加，性能降低。與 fpga 相比，cpld 不采用分段互連方式，因而具有較大的時間可預測性，產(chǎn)品可以給出引腿到引腿的最大延遲時間；此外，cpld 具有很寬的輸入結(jié)構(gòu)，適合于實現(xiàn)高級的有限狀態(tài)機；具有 isp 性能的 cpld，可以直接在系統(tǒng)內(nèi)對其進行編程，因而類似于具有 isp 性能的 sram 查找表類型的 fpga?；?cpld 的出租車自動計價系統(tǒng)的設(shè)計 52.1.2 cpld 的特點20 世紀 80 年代中期,altera 和 xilinx 分別推出了類似于 pal 結(jié)構(gòu)的擴展型 cpld和與標準門陣列類似的 fpga ,它們都具有體系結(jié)

24、構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點。這兩種器件兼容了 pld 和通用門陣列的優(yōu)點,可實現(xiàn)較大規(guī)模的電路,編程也很靈活,具有以下特點：(1) 目前的 cpld 主要是基于 e2 prom 或 flash 存儲器編程 ,編程次數(shù)達 1 萬次。其優(yōu)點是在系統(tǒng)斷電后 ,編程信息不丟失。cpld 又可分為在編程器上編程和在系統(tǒng)編程 (isp) cpld 兩種。 isp 器件的優(yōu)點是不需要編程器 ,可先將器件裝焊于印制板 ,再經(jīng)過編程電纜進行編程,編程、調(diào)試和維護都很方便 。(2) cpld 是將多個可編程陣列邏輯 (pal)器件集成到一個芯片 ,具有類似 pal 的結(jié)構(gòu)。一般情況下 cpld

25、 器件中至少包含三種結(jié)構(gòu) :可編程邏輯功能塊 (fb);可編程 i/ o 單元 ;可編程內(nèi)部連線 。(3) 在速度上 cpld 優(yōu)于 fpga。由于 fpga 是門級編程 ,且 clb 之間是采用分布式互連 ;而 cpld 是邏輯塊級編程 ,且其邏輯塊互連是集總式的。因此 ,cpld 比 fpga 有較高的速度和較大的時間可預測性 ,產(chǎn)品可以給出引腿到引腿的最大延遲時間 。(4) fpga/cpld 軟件包中有各種輸入工具和仿真工具,以及版圖設(shè)計工具和編程器等全線產(chǎn)品,電路設(shè)計人員在很短的時間內(nèi)就可完成電路的輸入、編譯、優(yōu)化、仿真,直至最后芯片的制作。(5) 電路設(shè)計人員使用 fpga/cpl

26、d 進行電路設(shè)計時,軟件易學易用。2.2 xilinx 公司可編程邏輯器件介紹目前生產(chǎn) cpld 和 fpga 的公司主要有 altera、xilinx、lattice 以及 amd 公司。本次設(shè)計所使用的可編程邏輯器件是由 xilinx 公司生產(chǎn)的 cpld 器件xc9572。以下就對 xilinx 公司生產(chǎn)的 xc9500 系列以及本次所采用的 xc9572 進行介紹。2.2.1 xc9500系列器件結(jié)構(gòu)簡述xc9500 系列器件采用 isp 技術(shù)。每個 xc9500 系列器件是一個由多個功能塊(fb)和 i/o 塊(iob)組成，可用開關(guān)矩陣 fastconnect 完全互連的子系統(tǒng)，i

27、ob 提供器件基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 6輸入和輸出的緩沖，每個 fb 提供具有 36 個輸入和 18 個輸出的可編程邏輯的容量。fastconnect 開關(guān)矩陣連接所有 fb 的輸出和輸入信號到 fb 的輸入端，對于每個fb，1218 個輸出(取決于封裝的引腿數(shù))和有關(guān)的輸出使能信號直接驅(qū)動 i/b。圖 2.1所示的是 xc9500 系列器件的結(jié)構(gòu)。它采用了基于 flash 的 0.35m 技術(shù)，可以提供10000 次以上編程/擦除周期。xc9500 系列器件分為以下三種系列：(1) xc9500xv 系列器件：2.5visp；引腳至引腳延時 3.5ns，fsys=200m

28、hz；多種電壓的 i/o 接口，可以支持的電壓為 3.3v/2.5v/1.8v。(2) xc9500xl 系列器件：3.3visp；引腳至引腳延時 4ns，fsys=196mhz；多種電壓的 i/o 接口，可以支持的電壓為 5.0v/3.3v/2.5v。(3) xc9500 系列器件：5.0visp；引腳至引腳延時 5ns，fsys=126mhz；多種電壓的 i/o 接口，可以支持的電壓為 5.0v/3.3v。以下介紹一下 xc9500 系列的基本結(jié)構(gòu)。(1) xc9500 功能塊(fb )每個功能塊由 18 個獨立的宏單元組成，能夠?qū)崿F(xiàn)組合邏輯和時序邏輯功能。fb能接收全局時鐘，輸出使能和復

29、位/置位信號。fb 生成 18 個輸出以驅(qū)動fastconnect，這 18 個輸出與其對應(yīng)的輸出使能信號也可以驅(qū)動 i/ob。功能塊的結(jié)構(gòu)框圖如圖 2.1 所示基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 7圖 2.1 功能塊 fb 的結(jié)構(gòu)框圖(2) 宏單元(macrocell)通常宏單元由可編程的邏輯陣列、乘積項分配器、可編程寄存器、數(shù)據(jù)選擇器以及一些相應(yīng)的簡單的門電路構(gòu)成。一般來說，xc9500 系列的每一個宏單元可以單獨配置成組合邏輯功能或者時序邏輯功能，這主要取決于宏單元中的寄存器是否被旁路。圖 2.2 說明了 fb 中宏單元的內(nèi)部結(jié)構(gòu)圖 2.2 fb 中宏單元的內(nèi)部結(jié)構(gòu)(3) 開關(guān)矩

30、陣(switch matrix)開關(guān)矩陣也是 cpld 內(nèi)部可編程的重要資源，其連接信號到 fb 的輸入。所有uob 的輸出和所有 fb 的輸出都驅(qū)動 fastconnect 開關(guān)矩陣。這些信號的任一個都可以通過編程選擇以統(tǒng)一的延時驅(qū)動每個 fb。如圖 2.3 所示。(4) i/o 模塊(iob)基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 8在 xc9500 系列 cpld 的內(nèi)部結(jié)構(gòu)中，i/o 塊的功能是用來為 cpld 的輸入和輸出提供相應(yīng)的緩沖，即用來為內(nèi)部邏輯電路和器件的用戶引腳之間提供相應(yīng)的接口，它的具體結(jié)構(gòu)和輸出使能如圖 2.4 所示。圖 2.3 fastconnect 開關(guān)矩陣(

31、5) 乘積項分配器(product term allocator)在 xc9500 系列 cpld 的 fb 中，乘積項分配器的主要功能是用來控制如何將直接來自于可編程與陣列的 5 個乘積項分配給相應(yīng)的宏單元來使用。2.2.2 可編程 cpld 芯片 xc9572 產(chǎn)品規(guī)格說明1、xc9572 的特性(1) 所有引腳提供 7.5ns 引腳引腳邏輯延時；(2) 125mhz 計數(shù)頻率；(3) 具有 1600 個可用門的 72 個宏單元；基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 9(4) 72 個用戶 i/o 引腳；(5) 5v isp(內(nèi)部系統(tǒng)可編程)； 可完成 10000 次編程/擦除；圖

32、2.4 iob 結(jié)構(gòu)圖 可完成所有商用電壓和溫度范圍的編程/擦除；(6)增強的引腳鎖定結(jié)構(gòu)；(7) 靈活的 36v 18 功能塊； 90 個乘積項可驅(qū)動功能塊內(nèi) 18 個宏單元的任意乘積項； 具有全局時鐘、乘積項時鐘、輸出使能及置位復位信號；(8) 擴展的 ieee std 1149.1 邊界掃描支持(jtag)；(9) 每個宏單元內(nèi)具有可編程功率轉(zhuǎn)換模式；基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 10(10) 單個輸出時有轉(zhuǎn)換速率控制功能；(11) 用戶可編程地針功能；(12) 為設(shè)計保護提供的擴展模式安全特性；(13) 高驅(qū)動的 24ma 輸出；(14) 3.3v 或 5v 的 i/o

33、能力；(15) 先進的 cmos 5v 快速閃爍技術(shù)；(16) 支持多片的 xc9500 并行編程；(17) 支持 44 腳 plcc，84 腳 plcc，100 腳 pqfp 和 100 腳 tqfp 封裝形式。2、xc9572 特性說明xc9572 是一種高性能的 cpld，為一般的邏輯集成提供了先進的系統(tǒng)內(nèi)部編程及測試功能。它由 8 個 36v18 功能塊組成，功能塊提供 1600 個 7.5ns 傳輸延時的可用門。系統(tǒng)的整體結(jié)構(gòu)見圖 2.5。2.3 vhdl 語言簡介當前，在國內(nèi)外應(yīng)用的硬件描述語言有許多種，vhdl 語言是應(yīng)用最廣泛的硬件描述語言之一。vhdl 語言功能相當強大，不但

34、適應(yīng)了當今電子設(shè)計自動化技術(shù)的飛速發(fā)展，還變革性地促進了電子設(shè)計自動化技術(shù)的進步。世界上一些著名 eda 公司的開發(fā)工具均支持 vhdl。用 vhdl 語言編程實現(xiàn)數(shù)字電子系統(tǒng)硬件設(shè)計容易做到技術(shù)共享，hdl 語言最適合于用 cpld 和 fpga 等器件實現(xiàn)數(shù)字電子系統(tǒng)設(shè)計。2.3.1 vhdl 語言的優(yōu)點vhdl 語言主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語句外，vhdl 的語言形式和描述風格與句法十分類似于一般的計算機高級語言。vhdl 語言的程序結(jié)構(gòu)特點是見一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件、一個電路模塊湖一個系統(tǒng)）分成外部（或稱可視部分，即端

35、口）和內(nèi)部（或稱可視部分），即設(shè)計實體的內(nèi)部功能和算法完成部分。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其它的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成內(nèi)外部分的概念是 vhdl 系統(tǒng)設(shè)計的基本點。應(yīng)用 vhdl 進行工程設(shè)計的優(yōu)點是多方面的?；?cpld 的出租車自動計價系統(tǒng)的設(shè)計 111、與其他的硬件描述語言相比，vhdl 具有更強的行為描述能力。2、vhdl 豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期，就能檢查設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進行仿真模擬。3、 vhdl 語句的行為描述能力和程序結(jié)構(gòu)決定了它具有支持大規(guī)模設(shè)計的分解和圖 2.5 xc9572

36、 結(jié)構(gòu)圖已有設(shè)計的再利用功能。符合市場需求的大規(guī)模系統(tǒng)高效、高速的完成必須由許多甚至多個開發(fā)組共同并行工作才能實現(xiàn)。4、對于用 vhdl 完成一個確定的設(shè)計，可以利用 eda 工具進行邏輯綜合和優(yōu)化，基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 12并自動把 vhdl 描述設(shè)計轉(zhuǎn)變成門級網(wǎng)表。vhdl 對設(shè)計的描述具有相對獨立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管最終設(shè)計實現(xiàn)的目標器件是什么，而進行獨立的設(shè)計。5、由于 vhdl 具有類屬描述語句和子程序調(diào)用等功能，對于已完成的設(shè)計，在不改變源程序的條件下，只需改變類屬參量或函數(shù)，就能輕易地改變設(shè)計的規(guī)模和結(jié)構(gòu)。2.3.2使用 vhdl 語言的可

37、行性使用 vhdl 語言設(shè)計出租車自動計價系統(tǒng)，使其實現(xiàn)出租車上電子數(shù)字鐘和計費器以及預置和模擬汽車啟動、停止、暫停等功能，并設(shè)計動態(tài)掃描電路顯示時鐘和車費數(shù)目，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點。vhdl 語言編制的程序編譯通過下載到特定芯片后，可應(yīng)用于實際的出租車計價系統(tǒng)中。2.4 xilinx foundation f1.5 系統(tǒng)簡介xilinx foundation 系統(tǒng)是 xilinx 公司可編程器件的開發(fā)系統(tǒng)之一，是一種目前使用較廣的開發(fā)系統(tǒng)。該系統(tǒng)提供一個非常友好的用戶界面，具有很強的開發(fā)和設(shè)計功能。在此開發(fā)系統(tǒng)下，用戶可以完成從設(shè)計輸入到設(shè)計仿真；從

38、設(shè)計編譯到器件編程，全部操作都在一個圖形界面下操作完成。foundation 系統(tǒng) 支持 xilinx 公司的全部系列的可編程邏輯器件，利用該系統(tǒng)可以開發(fā)任何一種 xilinx 公司可編程邏輯器件?；?cpld 的出租車自動計價系統(tǒng)的設(shè)計 133 出租車自動計價系統(tǒng)的設(shè)計3.1系統(tǒng)基本設(shè)計思想及實現(xiàn)的功能及要求3.1.1系統(tǒng)基本設(shè)計思想本系統(tǒng)設(shè)計包含電子鐘和計價器的設(shè)計，用 vhdl 語言實現(xiàn)整個系統(tǒng)的設(shè)計，編程環(huán)境為 xilinx foundation f1.5 系統(tǒng)。電子鐘程序的設(shè)計要有時分秒的計量及顯示，并且要有調(diào)節(jié)時間的功能。計價器程序的設(shè)計要有行駛路程、總金額和等待時間的計量及顯示

39、。設(shè)計最終生成 sram 目標文件( 3 .sof) ,通過 jtag 端口下載、byte2blaster 編程電纜并行口 ps 配置,將設(shè)計數(shù)據(jù)下載到相應(yīng)的 cpld 中。3.1.2系統(tǒng)實現(xiàn)的功能及要求出租車自動計價系統(tǒng)實現(xiàn)兩方面的功能，一是有一個電子數(shù)字鐘的顯示，一是計價部分（計價器），如圖3.1所示。1、電子鐘實現(xiàn)功能及要求：（1）在led數(shù)碼管上顯示時、分、秒；（2）設(shè)置清零按鍵clr，clr信號有效時，使小時為1和分鐘為1；（3）設(shè)置小時調(diào)整按鍵，使小時加1，設(shè)置分鐘調(diào)整按鍵，使分鐘加1。2、計價器實現(xiàn)功能及要求：（1）實現(xiàn)預置功能，能預置起步費，車行1.5公里內(nèi)，且累計等待時間2分

40、鐘內(nèi)，起步費3元；（2）實現(xiàn)計價、計時、計程功能。計價部分為：起步費6元，車行1.5公里外以每公里1元計費，累計等待時間2分鐘內(nèi)不計費，2分鐘外以每分鐘1.5元計費。計價范圍為0-999.9元，分辨率為0.1元。計時部分為：計算乘客等待時間，計時器量程為59分，滿量程自動歸零。計時分基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 14辨率為1分鐘。計程部分為：計算乘客所行駛的公里數(shù)，計程器的量程為99公里，滿量程自動歸零。計程分辨率為0.1公里。（3）設(shè)計動態(tài)掃描顯示電路，顯示出租車費、等待時間、行駛路程。（4）公里脈沖傳感信號設(shè)定為每發(fā)一個脈沖代表運行了0.1公里。3.2系統(tǒng)硬件設(shè)計系統(tǒng)硬件結(jié)構(gòu)

41、及框圖如圖 3.1 所示。在硬件設(shè)計方面，因為是設(shè)計它的可實現(xiàn)性，所以電子鐘的調(diào)節(jié)信號、等待信號和啟動以及復位手動輸入，在使用 foundation 軟件模擬時則使用分頻出的不同頻率信號。這樣硬件設(shè)計則主要包括這幾部分：頻率信號源、鍵盤、功能芯片 xc9572、數(shù)碼管顯示、顯示位驅(qū)動電路及數(shù)碼管段選驅(qū)動電路。xc9572 是一種高性能的 cpld，具有 72 個用戶 i/o 引腳，圖 3.2 是電路的具體設(shè)計電路，數(shù)碼管顯示部分共用了 9 個led 數(shù)碼管，分別為 4 位計價顯示，3 位計程顯示，和 2 位等待時間顯示，電子鐘部頻率信號分頻模塊控制模塊等待信號公里脈沖計費/復位電子鐘計費模塊計

42、時模塊計程模塊數(shù)碼管顯示圖 3.1 計價系統(tǒng)件功能框圖led 數(shù)碼管動態(tài)掃描信號f1f10f15f1基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 15分的數(shù)碼管及驅(qū)動電路因重復所以省略，總體電路圖如圖 3.2 所示，在第三章介紹電子鐘的程序設(shè)計部分。3.2.1外圍電路介紹信號源晶振電路如圖 3.3 所示?；?cpld 的出租車自動計價系統(tǒng)的設(shè)計 16123456abcd654321dcbatitlenumberrevisionsizebdate:19-jun-2006sheet of file:h:sheet2.dd bdrawn by:io1io2io3io4io/gck15io/gck26

43、io/gck37io8io9io35io36io37io38io/gsr39io/gts240io/gts142io43io44io11io12io13io14io18io19io20io22io24io25io26io27io28io29io33io34tck17tdi15tms16tdo30vccint21gnd10u?xc9572-7pc44c(44)12345671098sm212345671098sm312345671098sm412345671098sm5eeeeddddt2t3t4t5ccccggggfffft2t3t4t5aaaabbbb12345671098sm6123456

44、71098sm712345671098sm812345671098sm912345671098sm1r1311kr1331kr1351kr1371kr1391kr1411kr1431kpnp1pnp2pnp3pnp4pnp5pnp6pnp7bg1019012bg1029012bg1039012bg1049012bg1059012bg1069012bg1079012t4t5t6t7bg1099013bg1109013bg1119013bg1129013r1091kr1101kr1111kr1121ka4a5a6a7b7r1311kr1311kr1311kr1311kr1311kr1311kr13

45、11kabcdefgvcck55k44k33k22k00k11keyh2keyh1keyh0r510kr410kvcc1gnd2tck3tdo4tdi5tms6j3xjtaggndtcktdotditmsvccnc1gnd2vcc4out3u5240hzvccvcctmstdotditckvcct3bg1129013r1121ka3t2bg1129013r1121ka2t9bg1129013r1121ka9t1bg1129013r1121ka1t8bg1129013r1121ka8gft1abedt1cgft6abedt6cedt7cedt8cedt9cbat9fgbat8fgbat7fg圖

46、3.2 總體設(shè)計電路圖基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 17123456abcd654321dcbatitlenumberrevisionsizebdate:15-jun-2006sheet of file:c:documents and settingshuang桌桌sheet2.ddbdrawn by:nc1gnd2vcc4out3u5240hzvcc圖 3.3 電源晶振因為本設(shè)計對信號頻率精確讀要求較高，所以使用 240 赫茲有源晶振，通過分頻得到各分頻信號。鍵盤控制電路如圖 3.4。123456abcd654321dcbatitlenumberrevisionsizebdat

47、e:19-jun-2006sheet of file:h:sheet2.dd bdrawn by:io1io2io3io4io/gck15io/gck26io/gck37io8io9io35io36io37io38io/gsr39io/gt s240io/gt s142io43io44io11io12io13io14io18io19io20io22io24io25io26io27io28io29io33io34tck17tdi15tm s16tdo30vccint21gnd10u?xc9572-7pc44c(44)12345671098sm 212345671098sm 31234567109

48、8sm 412345671098sm 5eeeeddddt2t3t4t5ccccggggfffft2t3t4t5aaaabbbb12345671098sm 612345671098sm 712345671098sm 812345671098sm 912345671098sm 1r1311kr1331kr1351kr1371kr1391kr1411kr1431kpnp1pnp2pnp3pnp4pnp5pnp6pnp7bg1019012bg1029012bg1039012bg1049012bg1059012bg1069012bg1079012t4t5t6t7bg1099013bg1109013bg

49、1119013bg1129013r1091kr1101kr1111kr1121ka4a5a6a7b7r1311kr1311kr1311kr1311kr1311kr1311kr1311kabcdefgvcck55k44k33k22k00k11keyh2keyh1keyh0r510kr410kvcc1gnd2tck3tdo4tdi5tm s6j3xjtaggndtcktdotditm svccnc1gnd2vcc4out3u5240hzvccvcctm stdotditckvcct3bg1129013r1121ka3t2bg1129013r1121ka2t9bg1129013r1121ka9t1b

50、g1129013r1121ka1t8bg1129013r1121ka8gft1abedt1cgft6abedt6cedt7cedt8cedt9cbat9fgbat8fgbat7fg圖 3.4 鍵盤控制電路 鍵盤控制電路的按鍵采用行列對應(yīng)端口接通來實現(xiàn)信號輸入，例如當 k0 按下時，芯片的管腳 1 和管腳 3 接通。k0 為計價器啟動鍵 start,k1 為清零鍵 clr，k2 為等待信號，k3 為公里脈沖，k4、k5 為分鐘和小時的調(diào)節(jié)按鍵。數(shù)碼管顯示驅(qū)動電路如圖 3.5。通過三極管 9012 對基極電流的放大使數(shù)碼管a、b、c、d、e、f、g 各個顯示段點亮，各個顯示段則由 cx9572 輸

51、出不同的數(shù)值碼，來組成不同數(shù)字。led 的工作電流在 810 毫安，通過計算 r131 選擇 1k 電阻排。基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 18123456abcd654321dcbatitlenumberrevisionsizebdate:19-jun-2006sheet of file:h:sheet2.ddbdrawn by:io1io2io3io4io/gck15io/gck26io/gck37io8io9io35io36io37io38io/gsr39io/gts240io/gts142io43io44io11io12io13io14io18io19io20io22io2

52、4io25io26io27io28io29io33io34tck17tdi15tms16tdo30vccint21gnd10u?xc9572-7pc44c(44)12345671098sm212345671098sm312345671098sm412345671098sm5eeeeddddt2t3t4t5ccccggggfffft2t3t4t5aaaabbbb12345671098sm612345671098sm712345671098sm812345671098sm912345671098sm1r1311kr1331kr1351kr1371kr1391kr1411kr1431kpnp1pnp

53、2pnp3pnp4pnp5pnp6pnp7bg1019012bg1029012bg1039012bg1049012bg1059012bg1069012bg1079012t4t5t6t7bg1099013bg1109013bg1119013bg1129013r1091kr1101kr1111kr1121ka4a5a6a7b7r1311kr1311kr1311kr1311kr1311kr1311kr1311kabcdefgvcck55k44k33k22k00k11keyh2keyh1keyh0r510kr410kvcc1gnd2tck3tdo4tdi5tms6j3xjtaggndtcktdotdi

54、tmsvccnc1gnd2vcc4out3u5240hzvccvcctmstdotditckvcct3bg1129013r1121ka3t2bg1129013r1121ka2t9bg1129013r1121ka9t1bg1129013r1121ka1t8bg1129013r1121ka8gft1abedt1cgft6abedt6cedt7cedt8cedt9cbat9fgbat8fgbat7fg圖 3.5 數(shù)碼管段顯示驅(qū)動電路位選信號驅(qū)動電路如圖 3.6。123456abcd654321dcbatitlenumberrevisionsizebdate:15-jun-2006sheet of f

55、ile:c:documents and settingshuang桌桌sheet2.ddbdrawn by:t4bg1129013r1121ka4圖 3.6 數(shù)碼管位選驅(qū)動電路（部分）位選信號由 a4 進入，經(jīng) 9013 放大電路放大，點亮對應(yīng)的數(shù)碼管。也由 cx9572的 i/o 輸出的不同數(shù)值來循環(huán)掃描點亮數(shù)碼管。數(shù)碼管采用共陰極，因此當 i/o 輸出為高電平時數(shù)碼管點亮。i/o基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 193.3系統(tǒng)軟件設(shè)計系統(tǒng)軟件總體設(shè)計包括四大模塊，即分頻模塊、控制模塊、計量模塊（含電子鐘）和譯碼顯示模塊。分頻模塊對輸入脈沖進行分頻，得到頻率為 15hz、10hz

56、和 1hz 三種頻率時鐘信號?？刂颇K是系統(tǒng)的核心部分，對計價器的狀態(tài)進行控制。計量模塊完成鐘表計時，出租車計價、計時、計程功能。動態(tài)掃描/譯碼顯示模塊完成電子鐘、計費、計時、計程數(shù)據(jù)顯示。程序設(shè)計時將電子鐘顯示、里程和等待時間顯示、計費顯示模塊的動態(tài)掃描功能獨立出來，單獨設(shè)計一個共用的掃描模塊，因此將電子鐘顯示、里程和等待時間顯示、計費顯示模塊各自都分為計數(shù)模塊和掃描兩個模塊。3.3.1電子鐘程序設(shè)計電子鐘原理圖如圖 3.7 所示。電子鐘端口信號圖見圖 3.8。f1 為系統(tǒng)分頻模塊產(chǎn)生的 1s 時鐘信號。秒計數(shù)器分計數(shù)器時計數(shù)器數(shù)碼管顯示led 數(shù)碼管位選擇信號 scanclk秒個位秒十位分

57、個位分十位時個位時十位圖 3.7 電子鐘原理圖m_addh_addf1基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 20h_add 信號為小時調(diào)整按鍵輸入信號。h_add 信號有效時，小時數(shù)字加 1。m_add 信號為分鐘調(diào)整按鍵輸入信號。m_add 信號有效時，分鐘數(shù)字加 1。clr 信號為電子鐘清 0 使能信號。f1scanclkclrh_addm_adds1h0f1scanclkclrh_addm_addm0m1圖 3.8 電子鐘端口信號s0h1s0s1m0m1h0h1scanclk 信號為 led 數(shù)碼管的動態(tài)掃描信號。電子鐘程序設(shè)計時主要是 1 秒脈沖的累加，分別設(shè)秒低位、秒高位、分低

58、位、分高位、小時低位和小時高位，我們定義 6 個 4 位的信號分別代表電子鐘的各位：s0、s1、m0、m1、h0 和 h1。當 s0 計到 9 時則 s1 加 1，當 s0 和 s1 分別為 9 和 5 時，則 m0 加 1，同時 s0、s1 清 0。分鐘和小時位也是同樣的道理，當 m0 計到 9 時則 m1 加1,當 m0 和 m1 分別為 9 和 5 時，則 h0 加 1，同時 m0、m1 清 0。小時位在累加到 12 時則清 0，在累加時同時還要判斷調(diào)節(jié)信號（h_add、m_add）是否為 0，不為 0 時則為電子鐘調(diào)節(jié)，調(diào)節(jié)信號每來一個上升沿，對應(yīng)的分或小時加 1。電子鐘程序框圖見圖

59、3.9 所示。3.3.2計價部分程序設(shè)計系統(tǒng)分頻模塊產(chǎn)生 15hz、10hz 和 1hz 三種頻率時鐘信號。見系統(tǒng)仿真圖。整個計費過程可以歸總到一個流程圖中，設(shè)定 k0 為計價器啟動 start 鍵。租車在載客期間的行使狀態(tài)，k0 判斷載客的開始與結(jié)束。k2 為等待信號 stop_wait，k2 為 1為等待狀態(tài)，為 0 為行使狀態(tài)。用 k0 判斷出當開始工作時，計費器要循環(huán)判斷是否有傳感器脈沖和等待信號，當一直有傳感器脈沖時計費器要累加脈沖數(shù)當 100 米時發(fā)送基于 cpld 的出租車自動計價系統(tǒng)的設(shè)計 21一個里程信號，同時里程信號也要不斷累加，當累加到 1 公里時，顯示的里程和金額同時加

60、f1 上升沿秒信號累加s0=9?s1+1 且 s0 清 0m0=9？m1+1 且 m0 清 0m1&m0=59 且 s1&s0=59?h0+1，m1,m0 清 0h0=9 ？h1+1,h0 清 0m_add 信號輸入m_add=1?分鐘加 1圖 3.9 電子鐘程序框圖ynny y nyn是否為 12時 59 分 59秒h1&h0 清 0s1&s0=59?m0+1 且 s1&s0 清 0ynyn分鐘位清 0是否為 59上相應(yīng)的金額。當判斷到有等待信號時，開始途中等待計價模式，開始等待時間計時。等待計價部分也可以設(shè)不同等待單價，小于 1.5 公里時和大于 1.5 公里時可以有不同的等待單價。我