中央處理器(CPU)

1、中央處理器 （CPU）（ 總分： 200.00 ，做題時間： 90 分鐘 ）一、 單項(xiàng)選擇題 （ 總題數(shù)： 38，分?jǐn)?shù)： 76.00）1. 指令譯碼器是對 （ ） 進(jìn)行譯碼。（分?jǐn)?shù)： 2.00 ）A. 整條指令B. 指令的操作碼字段VC. 指令的地址D. 指令的操作數(shù)字段解析：指令的操作碼字段表示該指令進(jìn)行什么性質(zhì)的操作。CPU中有專門的電路用來翻譯每個操作碼，這種電路就是指令譯碼器。2. 采用斷定方式的微指令中，下一條微指令的地址是 （ ） 。（分?jǐn)?shù)： 2.00 ）A. 在微指令計(jì)數(shù)器中B. 在微指令寄存器中C. 在程序計(jì)數(shù)器中D. 在本條微指令的順序控制字段中 V 解析：在微指令序列地址的

2、形成中，若微指令的順序控制字段直接給出了后續(xù)微指令的地址，這種方式就 稱為斷定方式。所以，采用斷定方式的微指令中，下一條微指令的地址在本條微指令的順序控制字段中。3. 垂直型微指令的特點(diǎn)是 （ ） 。（分?jǐn)?shù)： 2.00 ）A. 微指令格式垂直表示B. 控制信號經(jīng)過編碼產(chǎn)生C. 采用微操作碼 VD. 采用微指令碼解析：水平型微指令和垂直型微指令的區(qū)別是：水平型微指令一次能定義并執(zhí)行多個并行操作微命令，效率高，靈活性強(qiáng)，而垂直型微指令設(shè)置微操作碼字段，一條微指令中只有12個微命令，并行操作能力低，效率、靈活性較差。水平型微指令執(zhí)行一條機(jī)器指令的時間短，而垂直型微指令執(zhí)行時間長。水 平型微指令字比較

3、長，而由此構(gòu)成的微程序較短；垂直型微指令字較短，但由此構(gòu)成的微程序較長。水 平型微指令用戶難以掌握，而垂直型微指令與機(jī)器指令的結(jié)構(gòu)相似，用戶比較容易掌握。4. 在計(jì)算機(jī)系統(tǒng)中，表征系統(tǒng)運(yùn)行狀態(tài)的部件是 （ ） 。（分?jǐn)?shù)： 2.00 ）A. 程序狀態(tài)寄存器 VB. 累加寄存器C. 程序計(jì)數(shù)器D. 中斷寄存器解析：標(biāo)志寄存器又稱為程序狀態(tài)字，用來保存程序執(zhí)行過程中的特征或系統(tǒng)的運(yùn)行狀態(tài)，是條件轉(zhuǎn)移指 令執(zhí)行時的依據(jù)。5. 微指令執(zhí)行的順序控制問題，實(shí)際上是如何確定下一條微指令的地址問題。通常采用的一種方法是斷定 方式，其基本思想是 （ ） 。（分?jǐn)?shù)： 2.00 ）A. 用程序計(jì)數(shù)器PC來產(chǎn)生后繼微

4、指令地址B. 用微程序計(jì)數(shù)器 卩PC來產(chǎn)生后繼微指令地址C. 通過微指令順序控制字段由設(shè)計(jì)者指定或者由設(shè)計(jì)者指定的判斷字段控制產(chǎn)生后繼微指令地址VD. 通過指令中指定一個專門字段來產(chǎn)生后繼微指令地址 解析：在微指令序列地址的形成中，若微指令的順序控制字段直接給出了后續(xù)微指令的地址，這種方式就 稱為斷定方式。其基本思想就是根據(jù)微指令順序控制字段由設(shè)計(jì)者指定或者由設(shè)計(jì)者指定的判斷字段控制 產(chǎn)生后繼微指令地址。6. 由于CPU內(nèi)部的操作速度較快，而 CPU訪問一次主存所花的時間較長，因此機(jī)器周期通常用（）來規(guī)定。（分?jǐn)?shù)： 2.00 ）A. 主存中讀取一個指令字的最短時間 VB. 主存中讀取一個數(shù)據(jù)字

5、的最長時間C. 主存中寫入一個數(shù)據(jù)字的平均時間D. 主存中讀取一個數(shù)據(jù)字的平均時間解析：由于CPU內(nèi)部的操作速度較快而 CPU訪問一次主存所花的時間較長，因此機(jī)器周期通常用主存中 讀取一個指令字的最短時間來規(guī)定。7. 微操作信號發(fā)生器的設(shè)計(jì)與下列因素 （ ） 基本無關(guān)。（分?jǐn)?shù)： 2.00 ）A. CPU寄存器數(shù)量 VB. 指令系統(tǒng)C. 數(shù)據(jù)通路D. 機(jī)器字長解析：微操作信號發(fā)生器是根據(jù)IR的內(nèi)容（指令）、PSW勺內(nèi)容（狀態(tài)信息）以及時序線路的狀態(tài)，才能產(chǎn)生控制整個計(jì)算機(jī)系統(tǒng)所需要的各種微操作控制信號，因此與CPU的寄存器個數(shù)無關(guān)。8. 同步控制方式在實(shí)際應(yīng)用中所表現(xiàn)的主要特點(diǎn)是 （ ） 。（分

6、數(shù)： 2.00 ）A. 指令周期長度固定B. 工作周期長度固定C. 總線周期長度固定D. 時鐘周期長度固定 V 解析：同步控制方式是指任何一條指令或指令中的任何一個微操作的執(zhí)行都是事先確定的，并且都受統(tǒng)一 基準(zhǔn)時標(biāo)的時序信號所控制的方式。所以，在實(shí)際應(yīng)用中，通常都有固定的時鐘周期，使每條指令的執(zhí)行 都有嚴(yán)格的時鐘同步。9. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是 （ ） 。分?jǐn)?shù)： 2.00 ）A. 每一段機(jī)器指令組成的程序由一條微指令來執(zhí)行B. 每一條機(jī)器指令由一段微指令組成的微程序解釋執(zhí)行VC. 每一條機(jī)器指令由一條微指令來執(zhí)行D. 每一條微指令由若干條機(jī)器指令解釋執(zhí)行 解析：機(jī)器指令是指

7、揮計(jì)算機(jī)執(zhí)行某種操作的命令，介于微指令和宏指令之間。微指令是在計(jì)算機(jī)的一個CPU周期中，一組實(shí)現(xiàn)一定操作功能的微命令的組合。機(jī)器指令由操作碼字段0P和地址碼字段A組成，微指令由操作控制字段和順序字段組成。機(jī)器指令和微指令的關(guān)系是：一條機(jī)器指令的功能由一段微指令組 成的微程序解釋執(zhí)行。10. 計(jì)算機(jī)操作的最小單位時間是 （ ） 。（分?jǐn)?shù)： 2.00 ）A. 時鐘周期 VB. 指令周期C. CPU周期D. 中斷周期 解析：指令周期是指一條指令從讀取到執(zhí)行完的全部時間。指令周期劃分為幾個不同的階段，每個階段所需的時間，稱為機(jī)器周期，又稱為CPU工作周期。一個指令周期由若干個CPU周期組成，而一個 C

8、PU周期又包含有若干個時鐘周期。中斷周期是指CPU收到中斷源的中斷請求，到轉(zhuǎn)去執(zhí)行中斷服務(wù)程序的這段時間，通常含有若干個機(jī)器周期。11. 下列的那一個存儲器是必須在CPU中（）。（分?jǐn)?shù)： 2.00 ）A. 控制存儲器 VB. Cache 存儲器C. 主存儲器D. 輔助存儲器解析：控制存儲器是微程序控制器的核心，必須在CPU中o其余選項(xiàng)都是屬于存儲器系統(tǒng)，在CPU的外部12. 微程序控制器中，微程序的入口地址是由 （ ） 形成的。（分?jǐn)?shù)： 2.00 ）A. 機(jī)器指令的地址碼字段B. 微指令的微地址碼字段C. 機(jī)器指令的操作碼字段 VD. 微指令的微操作碼字段 解析：當(dāng)執(zhí)行完公用的取指微程序從主存

9、中取出機(jī)器指令后，由機(jī)器指令的操作碼字段指出各個微程序的 入口地址 （ 初始微地址 ） o13. 下列各條中，不屬于微程序結(jié)構(gòu)設(shè)計(jì)所追求的目標(biāo)的是 （ ） o（分?jǐn)?shù)： 2.00 ）A. 提高微程序的執(zhí)行速度B. 提高微程序設(shè)計(jì)的靈活性C. 縮短微指令的長度D. 增大控制存儲器的容量 V 解析：微程序設(shè)計(jì)技術(shù)是用軟件方法來設(shè)計(jì)硬件的技術(shù)，同組合邏輯控制器相比，具有規(guī)整性、靈活性、 可維護(hù)性等一系列優(yōu)點(diǎn)。微程序結(jié)構(gòu)設(shè)計(jì)所追求的目標(biāo)有：提高微程序的執(zhí)行速度，提高微程序設(shè)計(jì)的靈 活性，縮短微指令的長度，節(jié)省控制存儲器的容量。14. 假設(shè)微操作控制信號 Cn表示，指令操作碼譯碼器輸出用Im表示，節(jié)拍電位

10、信號用 Mr表示，節(jié)拍脈沖信號用 Ti 表示，狀態(tài)反饋信息用 Bj 表示，則硬布線控制器的基本原理可描述為 （ ） 。（分?jǐn)?shù)： 2.00 ）A. Cn=（Im， Ti）B. Cn=f（Im ， Bj）C. Cn=f（Mr ， Ti ， Bj）D. Cn=f（lm , Mr, Ti , Bj） V解析：在硬布線控制器設(shè)計(jì)中，微控制信號是指令操作碼譯碼器輸出、時序信號（節(jié)拍電位，節(jié)拍脈沖 ）和狀態(tài)條件信號的邏輯函數(shù)。15. CPU辛決定指令執(zhí)行順序的是（）。（分?jǐn)?shù)： 2.00 ）A. 標(biāo)志寄存器B. 指令寄存器C. 程序計(jì)數(shù)器 VD. 數(shù)據(jù)緩沖器解析：程序計(jì)數(shù)器PC是用來指出下一條指令所在主存中的

11、存放地址。CPU正是根據(jù)PC的內(nèi)容從主存中取得指令的，因?yàn)槌绦蛑兄噶钍前错樞虼娣诺?，所以PC有自動加1（ 一個增量）功能。16. 指令寄存器的位數(shù)取決于 （ ） 。（分?jǐn)?shù)： 2.00 ）A. 存儲器的容量B. 指令字長 VC. 機(jī)器字長D. 存儲字長 解析：指令寄存器是用來存放正在執(zhí)行的指令碼的，所以其位數(shù)取決于指令字長。機(jī)器字長是指計(jì)算機(jī)能 直接處理的二進(jìn)制數(shù)據(jù)的位數(shù)，它決定了計(jì)算機(jī)的運(yùn)算精度。指令字長與機(jī)器字長的關(guān)系是：指令字長等 于機(jī)器字長的一半稱為半字長指令；指令字長等于機(jī)器字長，稱為單字長指令；指令字長等于機(jī)器字長 的兩倍，稱為雙字長指令。17. 硬布線控制器的特點(diǎn)是 （ ） 。（分

12、數(shù)： 2.00 ）A. 執(zhí)行指令速度快，且便于指令功能的修改和擴(kuò)展B. 執(zhí)行指令速度快，但不便于指令功能的修改和擴(kuò)展VC. 執(zhí)行指令速度慢，但便于指令功能的修改和擴(kuò)展D. 執(zhí)行指令速度慢，且不便于指令功能的修改和擴(kuò)展解析：硬布線控制器最大的優(yōu)點(diǎn)是微操作控制信號產(chǎn)生的速度很快，只需兩級門（一級與、一級或 ）的延時就可產(chǎn)生，而硬布線控制器的核心部分比較煩瑣、零亂，設(shè)計(jì)沒有規(guī)律性，十分復(fù)雜，從而效率低，檢查 調(diào)試也比較困難，設(shè)計(jì)好了以后用印刷電路板 （硬件連線邏輯 ）固定下來，所以很難修改與擴(kuò)展。18. 微程序存放在 （ ） 。分?jǐn)?shù)： 2.00 ）A. 主存儲器的ROM中B. Cache 中C. 堆

13、棧中D. CPU中的控制存儲器中V解析：一般計(jì)算機(jī)指令系統(tǒng)是固定的，因而實(shí)現(xiàn)指令系統(tǒng)的微程序也是固定的，所以微程序存放在控制存 儲器中，通常只用只讀存儲器實(shí)現(xiàn)，位于CPU內(nèi)部。19. 包括指令相關(guān)、 訪存操作數(shù)相關(guān)和通用寄存器組相關(guān)等這些， 都是由于在機(jī)器同時解釋的多條指令之間 出現(xiàn)了對同一個單元的 ( ) 要求。(分?jǐn)?shù)： 2.00 )A. 局部性相關(guān)，先寫后寫B(tài). 局部性相關(guān)，先讀后寫 VC. 局部性相關(guān)先寫后讀D. 全局性相關(guān)，先讀后寫 解析：在流水計(jì)算機(jī)中，指令的處理是重疊進(jìn)行的，當(dāng)后繼指令所需的操作數(shù)剛好是前一條指令的運(yùn)算結(jié) 果時，便發(fā)生“先讀后寫”的數(shù)據(jù)相關(guān)沖突，這屬于局部性相關(guān)。對

14、于非亂序流水線而言，一般不會出現(xiàn) 先寫后寫和先寫后讀相關(guān)。20. 異步控制常用于 ( ) ，作為其主要控制方式。(分?jǐn)?shù)： 2.00 )A. 微程序控制器B. 微型機(jī)的CPU控制C. 硬布線控制的CPU中斷D. 計(jì)算機(jī)主機(jī)訪問 I/O 設(shè)備 V解析：CPU內(nèi)部的操作常采用同步控制方式，而CPU與內(nèi)存和I/O接口設(shè)備的操作采用異步控制方式。21. 在控制單元的異步控制方式中，各種微操作的執(zhí)行時間分配方案是 ( ) 。(分?jǐn)?shù)： 2.00 )A. 所有微操作分配相同的執(zhí)行時間B. 各個微操作需要多長時間就分配多長時間 VC. 大多數(shù)微操作分配較短的執(zhí)行時間，某些復(fù)雜的微操作分配較長的執(zhí)行時間D. 所有

15、微操作在同一節(jié)拍中進(jìn)行 解析：異步控制方式中，每條指令需要多少節(jié)拍，就產(chǎn)生多少節(jié)拍；各個微操作需要多長時間就分配多長 時間。異步控制方式不僅要區(qū)分不同指令對應(yīng)的微操作序列的長短，而且要區(qū)分其中每個微操作的繁簡， 每個指令、每個微操作需要多少時間就占用多少時間，這種方式?jīng)]有統(tǒng)一的周期、節(jié)拍，各個操作之間采 用應(yīng)答方式銜接。22. 控制器應(yīng)具備的功能有 ( ) 。(分?jǐn)?shù)： 2.00 )A. 操作控制 VB. 算術(shù)運(yùn)算C. 時間控制D. 邏輯運(yùn)算解析：控制器是計(jì)算機(jī)的控制中心， 完成操作控制功能， 即管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，將各種操作信號送往相應(yīng)的部件，從而控制這些部件按指令的要求

16、進(jìn)行動作。23. 在微程序控制器中，執(zhí)行指令微程序的首條微指令地址是 ( ) 得到的(分?jǐn)?shù)： 2.00 )A. 程序計(jì)數(shù)器B. 前條微指令C. g PCD. 指令操作碼映射V解析：在微程序控制器中，執(zhí)行指令微程序的首條微指令地址由指令操作碼譯碼的結(jié)果，通過專門的硬件 提供。24. 在計(jì)算機(jī)系統(tǒng)中，表征系統(tǒng)運(yùn)行狀態(tài)的部件是 ( ) 。(分?jǐn)?shù)： 2.00 )A. 程序計(jì)數(shù)器B. 累加寄存器C. 中斷寄存器D. 程序狀態(tài)字 V解析：程序計(jì)數(shù)器用于指示下一條指令的地址， 累加寄存器用來保存參加運(yùn)算的一個操作對象或運(yùn)算結(jié)果， 中斷寄存器用于保存中斷字，程序狀態(tài)字，用來保存程序執(zhí)行過程中的特征或系統(tǒng)的運(yùn)行

17、狀態(tài)。25. 同步控制是 ( ) 。(分?jǐn)?shù)： 2.00 )A. 只適合于CPU空制的方式B. 只適合于外部設(shè)備控制的方式C. 由統(tǒng)一時序信號空制的方式 VD. 所有指令執(zhí)行時間相同的方式 解析：所謂同步空制，是指系統(tǒng)有一個統(tǒng)一的時鐘，所有的空制信號均來自這個統(tǒng)一的時鐘信號。根據(jù)指令周期、CPU周期和節(jié)拍周期的長度固定與否，同步控制方式又可分為：定長指令周期、定長CPU周期和變長CPU周期定長節(jié)拍周期。26. 下列部件中， ( ) 屬于微程序控制器的主要部件。(分?jǐn)?shù)： 2.00 )A. CacheB. PCC. 控制存儲器 VD. 微指令寄存器解析：控制存儲器用來存放實(shí)現(xiàn)全部指令系統(tǒng)的微程序，是

18、組成微程序控制器的核心。微指令寄存器也是 微程序控制器的一部分，用來存放從控制存儲器中讀出的一條微指令信息。27. 硬布線控制器和微程序控制器的主要在別在于 ( ) 。分?jǐn)?shù)： 2.00 )A. ALU結(jié)構(gòu)不同B. 數(shù)據(jù)通路不同C. CPU寄存器組織不同D. 微操作信號 V 解析：硬布線控制器的核心部件是微操作產(chǎn)生部件，微操作產(chǎn)生部件是采用組合邏輯設(shè)計(jì)思想，以布爾代 數(shù)為主要工具設(shè)計(jì)而成的。微程序控制器是將微操作控制信號編制成微指令，存放到控制存儲器里，運(yùn)行 時，從控存中取出微指令，產(chǎn)生指令運(yùn)行所需的操作控制信號。所以，微操作信號的產(chǎn)生不同是二者的主 要區(qū)別。28. 在運(yùn)算器中不包含 ( ) 。

19、(分?jǐn)?shù)： 2.00 )A. 狀態(tài)寄存器B. 數(shù)據(jù)總線 VC. ALUD. 地址寄存器解析：運(yùn)算器是計(jì)算機(jī)對數(shù)據(jù)進(jìn)行加工處理的中心，它主要由算術(shù)邏輯部件 ALU和寄存器組兩大部分組成其中，寄存器組包括狀態(tài)寄存器和地址寄存器等。29. ( ) 不是常用三級時序系統(tǒng)中的一級。(分?jǐn)?shù)： 2.00 )A. 指令周期B. 工作周期C. 時鐘周期D. 定時脈沖 V解析：CPU的三級時序是指：指令周期一機(jī)器周期(或者CPU工作周期)一時鐘周期30. 就微命令的編碼方式而言，若微操作命令的個數(shù)已確定，則 ( ) 。(分?jǐn)?shù)： 2.00 )A. 直接表示法比編碼表示法的微指令字長短B. 編碼表示法比直接表示法的微指

20、令字長短 VC. 直接表示法與編碼表示法的微指令字長相等D. 直接表示法比編碼表示法的微指令字長大小關(guān)系不確定 解析：編碼表示法是把一組互斥性的微命令信號組成一個小組 (即一個字段 ) ，然后通過小組譯碼器對每一 個微命令信號進(jìn)行譯碼，譯碼的輸出作為操作控制信號。與直接表示法比較，編碼表示法具有可使微指令 字大大縮短，節(jié)省控制存儲器容量的優(yōu)點(diǎn)，但由于增加了譯碼電路，所以執(zhí)行速度稍慢。31. 某工作站采用的時鐘頻率 f為15MHz處理速率為10MIPS的處理機(jī)來執(zhí)行一個已知混合程序。假定每 次存儲器存儲為 1 周期延遲，試問此計(jì)算機(jī)的有效 CPI 是( ) 。(分?jǐn)?shù)： 2.00 )A. 1B.

21、1.5VC. 2D. 2.5解析：指令的平均時鐘周期數(shù) CPI(CycleS Per InStruction)= 時鐘周期數(shù) / 程序執(zhí)行的指令數(shù)。已知處理 機(jī)的時鐘頻率f為15MHz即每秒有15M個時鐘周期。處理速率為10MIPS,即每秒處理10M條指令。所以, 此計(jì)算機(jī)的有效 CPI=15M/10M=1.5。32. 與硬布線控制器相比，微程序控制器的特點(diǎn)是 ( ) 。(分?jǐn)?shù)： 2.00 )A. 運(yùn)行速度快B. 便于設(shè)計(jì)VC. 不易擴(kuò)充D. 電路不規(guī)整 解析：與硬布線控制器相比，微程序控制器的特點(diǎn)是：具有規(guī)整性、可擴(kuò)展性等優(yōu)點(diǎn)，是一種用軟件方法 來設(shè)計(jì)硬件的技術(shù)。它可實(shí)現(xiàn)復(fù)雜指令的操作控制，

22、且極具靈活性，可方便地增加和修改指令。但由于微 程序控制器采用了存儲程序原理，所以每條指令都要從控存中取一次，所以影響了速度。33. 下列說法正確的是 ( )(分?jǐn)?shù)： 2.00 )A. 微程序控制方式和硬布線控制方式相比較，前者可以使指令的執(zhí)行速度更快B. 若采用微程序控制方式，則可用卩PC取代PCC. 控制存儲器可以用 ROM實(shí)現(xiàn) VD. 指令周期也稱為CPU周期解析：硬布線控制方式比微程序控制方式速度更快，選項(xiàng)A錯。在微程序控制器中不可以用 卩PC來代替PC因?yàn)榭卮嬷兄挥形⒅噶?，為了降低成本，可以用具有?jì)數(shù)功能的微地址寄存器(卩MAR來代替卩PG而主存中，既有指令又有數(shù)據(jù)，它們都以二進(jìn)制代

23、碼形式出現(xiàn)，取指令和取數(shù)據(jù)時地址的來源是不同的。選項(xiàng)C,指令周期是指一條指令從讀取到執(zhí)行完的全部時間，不同類型的指令所需的機(jī)器周期數(shù)可能不同。指令周期劃分為幾個不同的階段，每個階段所需的時間，稱為機(jī)器周期，又稱為CPU工作周期。一個指令周期由若干個CPU周期組成，所以答案 D錯。34. 控制存儲器用來存儲是 ( ) 。(分?jǐn)?shù)： 2.00 )A. 機(jī)器指令和數(shù)據(jù)B. 微程序和數(shù)據(jù)C. 機(jī)器指令和微程序D. 微程序 V解析：控制存儲器是微程序控制器的核心部件，用來存放全部的微程序。并且一旦存入后，在機(jī)器的運(yùn)行 過程中，只需具有讀出的性能，所以通常采用ROM組成。35. 某計(jì)算機(jī)指令系統(tǒng)共有 101

24、種操作，采用微程序控制方式時，控制存儲器中相應(yīng)有 ( ) 個微程序(分?jǐn)?shù)： 2.00 )A. 101B. 102 VC. 103D. 104解析： 1 種操作對應(yīng) 1 個微程序，故 101 種操作對應(yīng)與 101 個微程序。36. 水平型微指令與垂直型微指令相比， ( ) 。分?jǐn)?shù)： 2.00 )A. 前者一次只能完成一個操作B. 后者一次只能完成一個操作 VC. 兩者都是一次只能完成一個操作D. 兩者都能一次完成多個操作 解析：水平型微指令一次能定義并執(zhí)行多個微操作，而垂直型微指令一次只能完成一個微操作。37. 用以指定待執(zhí)行指令所在地址的是 ( ) 。(分?jǐn)?shù)： 2.00 )A. 指令寄存器B.

25、 數(shù)據(jù)計(jì)數(shù)器C. 程序計(jì)數(shù)器 VD. 累加器解析：程序計(jì)數(shù)器PC是用來指出下一條指令所在主存中的存放地址。CPU正是根據(jù)PC的內(nèi)容從主存中取得指令的，因?yàn)槌绦蛑兄噶钍前错樞虼娣诺?，所以PC有自動加1( 一個增量)功能。38. 條件轉(zhuǎn)移指令執(zhí)行時所依據(jù)的條件來自 ( ) 。(分?jǐn)?shù)： 2.00 )A. 指令寄存器B. 標(biāo)志寄存器 VC. 程序計(jì)數(shù)器D. 地址寄存器 解析：指令寄存器用來保存正在執(zhí)行的指令，程序計(jì)數(shù)器用于指示下一條指令的地址，地址寄存器用來保存CPU發(fā)出的地址碼，標(biāo)志寄存器又稱為程序狀態(tài)字， 用來保存程序執(zhí)行過程中的特征或系統(tǒng)的運(yùn)行狀態(tài)， 是條件轉(zhuǎn)移指令執(zhí)行時的依據(jù)。二、 綜合應(yīng)用題

26、 ( 總題數(shù)： 14，分?jǐn)?shù)： 124.00)39. 某機(jī)器采用微程序技術(shù)設(shè)計(jì)控制器。 已知每一條機(jī)器指令的執(zhí)行過程均可由 8 條微指令組成的微程序來 完成， 該機(jī)器的指令系統(tǒng)采用 6 位定長操作碼格式， 控制存儲器至少應(yīng)能容納多少條微指令 ?如何確定機(jī)器 指令操作碼與各指令的微程序入口地址的對應(yīng)關(guān)系，請給出具體方案。分?jǐn)?shù)： 10.00 ) 正確答案： (由于機(jī)器指令系統(tǒng)采用 6 位定長編碼，所以可知指令系統(tǒng)一共有 2664 條指令，又據(jù)題意每 條機(jī)器指令都可以分解為 8條微指令，這樣系統(tǒng)中的微指令的條數(shù)為 8X64=512條，所以控制存儲器至少 應(yīng)能容納 512 條微指令。控制存儲器的容量為

27、512，所以微地址寄存器為 9位用指令操作碼做高 6位，與任意的低 3位相拼即可 形成微程序的入口地址，如下圖所示：*)解析：40. 某一單流水線處理機(jī)包含取指、譯碼、執(zhí)行3個功能段。取指、譯碼各需1T:在執(zhí)行段，MOV操作需2T，ADD操作需3T，MUL操作需4T;各操作在1T內(nèi)取數(shù)，在最后1T寫結(jié)果。執(zhí)行下面的程序后按要求分 析指令流水線的功能。k: MOV R1, RO; RRO)k+1 : MOV R0. R2, R1; RO-(R1)*(RO)k+2: MOV RO, R2, R1; RO-(R2)+(R3)(1) 設(shè)計(jì)并畫出流水線功能段的結(jié)構(gòu)圖。(2) 考慮指令數(shù)據(jù)相關(guān)性，設(shè)計(jì)并畫

28、出指令執(zhí)行過程流水線的時空圖。(3) 為了加快速度，可以采取哪些改進(jìn)措施。(分?jǐn)?shù)：10.00) 正確答案：(1)流水線功能段的結(jié)構(gòu)圖為：*因?yàn)榈诙lMUL指令中R1的內(nèi)容必須是第一條 MOVf令的執(zhí)行結(jié)果，所以產(chǎn)生了數(shù)據(jù)相關(guān)性問題。簡 單處理數(shù)據(jù)相關(guān)性，可采取后推法，即將相關(guān)指令延遲到所需操作數(shù)被寫回到寄存器后再進(jìn)行操作。由于 題目中隱含指令的取操作數(shù)包含在譯碼功能段中，所以指令流水線的時空圖為：*其中，k代表MOV旨令，k+1代表ADD指令，k+2代表MUL指令。(3)為了加快速度，對于數(shù)據(jù)相關(guān)性，更好的解決方法是采取設(shè)置專用通路技術(shù)，將MOV旨令產(chǎn)生的結(jié)果直接送往所需的指令的譯碼段，就可以

29、使流水線不發(fā)生停頓。另外還可采用超流水技術(shù)、超標(biāo)量流水線技術(shù) 和超長指令字技術(shù)等提高流水速度。)解析：41. 微機(jī)A和B采用不同主頻的CPU芯片，片內(nèi)邏輯電路完全相同。若 A機(jī)的CPU主頻為8MHz平均指令 執(zhí)行速度為0.4MIPS，則A機(jī)的平均指令周期為多少 ？若B機(jī)的CPU主頻為12MHz B機(jī)的平均指令執(zhí)行速 度為多少？(分?jǐn)?shù)：10.00) 正確答案：(1)因?yàn)锳機(jī)的平均指令執(zhí)行速度為 0.4MIPS，所以A機(jī)的平均指令周期=I/0.4MIPS=2.5卩S。A機(jī)的CPU主頻為8MHz所以A 機(jī)的 CPU主振周期=1/8MHz=0.125 卩 s。因?yàn)锳機(jī)的平均指令周期包含 2.5卩S/0

30、.125卩s=20個主振周期，而微機(jī)A和B片內(nèi)邏輯電路完全相同，所以B機(jī)的平均指令周期也包含 20個主振周期。由于B機(jī)的CPU主頻為12MHz所以B機(jī)的主振周期=1/12卩s。B機(jī)的平均指令周期=20X1/12卩s=5/3卩S。B機(jī)的平均指令執(zhí)行速度 =3/5MIPS=0.6MIPS。)解析：42. 下圖是一個簡化的CPU與主存連接結(jié)構(gòu)示意圖(圖中省略了所有多路選擇器)。其中有一個累加寄存器AG 個狀態(tài)數(shù)據(jù)寄存器和其他四個寄存器：主存地址寄存器MAR主存數(shù)據(jù)寄存器 MDR程序計(jì)數(shù)器PC和指令寄存器IR，各部件及其之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳遞方向。要求：(1) 請寫出圖中a、b、c、

31、d四個寄存器的名稱。(2) 簡述圖中指令從主存取到控制器的過程。(3) 說明數(shù)據(jù)從主存取出、運(yùn)算、寫回主存所經(jīng)過的數(shù)據(jù)通路(假定數(shù)據(jù)地址已在 MAF中)。(分?jǐn)?shù)：10.00) 正確答案：(1)a表示的是主存數(shù)據(jù)寄存器 MDRb表示的是指令寄存器IR ,C表示的是主存地址寄存器 MAR d表示的是程序計(jì)數(shù)器 PC(2) 指令從主存取到控制器的過程可描述為：PC將內(nèi)容送給主存地址寄存器 MAR然后自加1。在讀命令的作用下，主存中MAR所選中的存儲單元的內(nèi)容送給指令寄存器IR。(3) 數(shù)據(jù)地址寄存器 MAR選中存儲單元后，在讀命令的作用下，主存中MAF所選中的存儲單元的內(nèi)容送給主 存數(shù)據(jù)寄存器MDR

32、在ALU中完成運(yùn)算(或另一個操作數(shù)送 AC后兩者運(yùn)算)，運(yùn)算結(jié)果送回MDR在寫命令 的作用下，MDR勺內(nèi)容寫入到由 MAR所選中的存儲單元。)解析：43. 某計(jì)算機(jī)結(jié)構(gòu)如下圖所示，該機(jī)字長16位圖中所有寄存器均為 1 6位，控制器采用同步控制方式，每個機(jī)器周期包括4個節(jié)拍周期，數(shù)據(jù)總線及內(nèi)總線均為 16位，存儲器周期與CPU節(jié)拍周期相等。減法指 令SUB RO (R1)中，源操作數(shù)(R1)為寄存器間接尋址，目的操作數(shù)R0為寄存器尋址，指令編碼長度為16位。請給岀該指令執(zhí)行過程的微操作序列和時序安排，并詳細(xì)列岀每個節(jié)拍周期對應(yīng)處于有效狀態(tài)的控制 信號。(分?jǐn)?shù)：10.00) 正確答案：(1)取指周

33、期：微操作的節(jié)拍安排 控制信號T0: (PC)tMAR P&IB、 CPMART1： M(MARMDR MARAE， RD, DBMDR CPMDR(PC)+2PC CPPCT2： (MDRRIR MDFRIB， CPIRT3： (IR) rID(指令譯碼)無(2) 間址周期：微操作的節(jié)拍安排 控制信號T0: (R1)rMAR RDGRGRIB、CPMART1： M(MARRMDR MARAE RD, DERMDR CPMDR(3) 執(zhí)行周期：微操作的節(jié)拍安排 控制信號TQ (MDRRD MDFRIB、 CPDT1： (RQ) (D) rSR FR RDGR GRIB， SUB CPS

34、RT2： (SR)rR0 SRIB， WRGR)解析：44. CPU內(nèi)部一般包含PC AR DR IR等幾個寄存器以及若干個通用寄存器。下圖是指令LADR0, (X)的指令流程圖，其功能是將主存 X號單元的數(shù)據(jù)取到.R0寄存器中，圖中的 M表示主存。(1) 請結(jié)合CPU的組成與微程序控制器的相關(guān)知識完成該指令流程圖中未完成的部分。(2) 重新畫出當(dāng)源操作數(shù)為間接尋址時的指令流程圖。(分?jǐn)?shù)：10.00) 正確答案：(*)解析：45. 某計(jì)算機(jī)的指令流水線由四個功能段組成，指令流經(jīng)各功能段的時間(忽略各功能段之間的緩存時間)分別為90ns、80ns、70ns和60ns，則該計(jì)算機(jī)的 CPU時鐘周期

35、至少是()。(分?jǐn)?shù)：2.00 )A. 90ns VB. 80nsC. 70nsD. 60ns解析：本題目主要考查了指令流水線的原理。為了充分發(fā)揮流水線的作用，CPU時鐘周期應(yīng)取各功能段時間的最大值，使得各功能段能在CPU的統(tǒng)一時鐘控制下執(zhí)行。這樣，流水線的各功能段的執(zhí)行時間才能相等，不會引起“堵塞”或“斷流”現(xiàn)象，使得時間長的段成為整個流水線的“瓶頸”。46. 相對于微程序控制器，硬布線控制器的特點(diǎn)是（）。（分?jǐn)?shù)：2.00）A. 指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易B. 指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難C. 指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易D. 指令執(zhí)行速度快，指令功能的修改

36、和擴(kuò)展難V解析：本題目主要考查了微程序控制器和硬布線控制器的區(qū)別。微程序控制器采用軟件方法來設(shè)計(jì)硬件的 技術(shù)，同組合邏輯控制器相比具有規(guī)整性、靈活性、可維護(hù)性等一系列優(yōu)點(diǎn)。硬布線控制器采用組合邏 輯設(shè)計(jì)思想，以布爾代數(shù)為主要工具設(shè)計(jì)而成的，由于其速度取決于電路的延遲，所以指令執(zhí)行速度較快，但是設(shè)計(jì)一旦完成，不可能通過其他修改添加新的功能，故指令功能的修改和擴(kuò)展難。47. 某計(jì)算機(jī)字長16位，采用16位定長指令字結(jié)構(gòu)，部分?jǐn)?shù)據(jù)通路結(jié)構(gòu)如下圖所示（見下頁），圖中所有控 制信號為1時表示有效、為O時表示無效，例如控制信號 MDRinE為1表示允許數(shù)據(jù)從 DB打入MDR MDRin 為1表示允許數(shù)據(jù)從

37、內(nèi)總線打入 MDR假設(shè)MAR勺輸出一直處于使能狀態(tài)。加法指令“ ADD（R1） R0'的功 能為（R0）+（R1） t（R1），即將 R0中的數(shù)據(jù)與R1的內(nèi)容所指主存單元的數(shù)據(jù)相加，并將結(jié)果送入R1的內(nèi)容所指主存單兀中保存。下表給岀了上述指令取指和譯碼階段每個節(jié)拍（時鐘周期）的功能和有效控制信號，請按表中描述方式用表格列岀指令執(zhí)行階段每個節(jié)拍的功能和有效控制信號。時鐘功能有效控制信號C1 :MAR- (PC)PCout， MARinC2MDR M(MAR)P(PC)+1MemRMDRinE PC+1C3IR(MDR)MDRout IRinC4指令譯碼無（分?jǐn)?shù)：10.00）正確答案：（答

38、案一:有效控制信號時鐘功能C5MA(R1)Rlout，MARinC6MDM(MAR) A- (R0)MemRMDRinE R0out，AinC7AO (MDR) + (A)MDRout Add, ACinC8MD(AC)ACout，MDRinC9M(MAR(MDR)MDRoutE MemW答案二:有效控制信號時鐘功能C5MA(R1)Rlout，MARinC6MDM(MAR)MemR MDRinEC7廿(MDR)MDRout AinC8AC- (A)+(R0)ROout，MDRinC9(MDR尸(AC)ACout，MDRinC10M(MAR-(MDR)MDRoutE MemW）解析：本題目主要考

39、查了 CPU的指令周期、指令的尋址方式和數(shù)據(jù)通路等知識點(diǎn)。如果操作數(shù)存放在主存 儲器里，在指令的執(zhí)行階段，首先要根據(jù)尋址方式得到操作數(shù)的有效地址EA,并送到MAR然后訪問存儲器，將操作數(shù)取出來存放在 MDR在訪存的同時，可以經(jīng)內(nèi)總線將另一個操作數(shù)取出來暫存到ALU的寄存器A（也可采用另一種數(shù)據(jù)通路，分成兩步完成，即將訪存后取出的操作數(shù)暫存于MDR然后將MDR勺內(nèi)容存入寄存器A中），隨后就可用寄存器 MDF和A的內(nèi)容完成ADD操作（或者從寄存器R0中取出另一個操作數(shù) 與A的內(nèi)容直接完成加法操作）。不管哪一種，得到的運(yùn)算結(jié)果都是先暫存入寄存器AC,再寫回到目的地址。根據(jù)題目要求，結(jié)果要寫回R1所指

40、的主存儲單元中，所以運(yùn)算結(jié)果先要暫存在MDF中，由MAR勺內(nèi)容選中存儲單元后，再寫回到主存儲器中。48. 模型機(jī)數(shù)據(jù)通路結(jié)構(gòu)由 CPU內(nèi)總線、算邏運(yùn)算部件 ALU輸入選擇器A和B、輸出移位器、通用寄存器 RA R3暫存器C和D、地址寄存器 MAR數(shù)據(jù)緩沖寄存器 MDR指令寄存器IR、程序計(jì)數(shù)器PC堆棧指 針SP組成。1 模型機(jī)傳送指令 MOV（RO） （SP）+ ;其源采用自增型寄存器間址，目的采用寄存器間址。用寄存器傳送 語句（如PSMAR擬出該指令的流程。2轉(zhuǎn)移指令JMP X（PC）;轉(zhuǎn)移地址采用相對尋址，位移量存放在現(xiàn)行指令所在單元的下一個單元中，以位 移量地址為基準(zhǔn)進(jìn)行轉(zhuǎn)移。該指令的流

41、程如下。讀懂該流程，并為每個括號選擇一個正確答案。取指周期FT: MHR IR 的內(nèi)容為PC+仔PC PC的內(nèi)容為 執(zhí)行周期ET: POMAR MAR的內(nèi)容為MHVIDQC C的內(nèi)容為PC+C>PC MAR MAR勺內(nèi)容為 現(xiàn)行指令下條指令源操作效位移量源地址位移量地址現(xiàn)行指令地址轉(zhuǎn)移地址（分?jǐn)?shù)：10.00） 正確答案：（取指周期FT: MHR，PC+PPC取源操作數(shù)周期 ST: SPMAR MKMDfRC, SP+PSP取目的操作數(shù)周期 DT: RCPMAR執(zhí)行周期 ET: CMDR MDfRM，POMAR 取指周期FT: Mr> IR IR 的內(nèi)容為空PC+PPC PC的內(nèi)容為 執(zhí)行周期ET: POMAR MAR的內(nèi)容為MKMDQC C的內(nèi)容為PC+C>PC MAR MAR勺內(nèi)容為現(xiàn)行指令下條指令源操作效位移量源地址位移量地址現(xiàn)行指令地址轉(zhuǎn)移地址）解析：49. 某流水線如下圖所示，指出哪個是流水線的“瓶頸”段。簡述解決流水線瓶頸的方法，并畫出示意圖（分?jǐn)?shù)：10.00）正確答案：(由于S3段的延遲與其他段不同，為了不引起流水線功能段的爭用，則當(dāng)一個任務(wù)進(jìn)入流水線 后，后續(xù)任務(wù)必須等待兩個流水線拍數(shù)才能進(jìn)入到流水線的第1段，所以S3段是流