第6章時序邏輯電路PPT課件

1、內(nèi)容提要內(nèi)容提要 本章主要介紹時序邏輯電路的工作原理和分析方本章主要介紹時序邏輯電路的工作原理和分析方法及設(shè)計方法。首先講述時序邏輯電路的功能及結(jié)構(gòu)法及設(shè)計方法。首先講述時序邏輯電路的功能及結(jié)構(gòu)特點、分析方法和步驟，然后具體介紹寄存器、計數(shù)特點、分析方法和步驟，然后具體介紹寄存器、計數(shù)器等各類時序邏輯電路的工作原理和使用方法，最后器等各類時序邏輯電路的工作原理和使用方法，最后介紹時序邏輯電路的設(shè)計方法。介紹時序邏輯電路的設(shè)計方法。本章重點是計數(shù)器的分析和設(shè)計本章重點是計數(shù)器的分析和設(shè)計本章主要內(nèi)容本章主要內(nèi)容6.1 概述概述6.2 時序邏輯電路的分析方法時序邏輯電路的分析方法6.3 若干常用的

2、時序邏輯電路若干常用的時序邏輯電路6.4 時序邏輯電路的設(shè)計方法時序邏輯電路的設(shè)計方法6.1 概述概述一、時序邏輯電路：一、時序邏輯電路：二、時序邏輯電路的構(gòu)成及結(jié)構(gòu)特點：二、時序邏輯電路的構(gòu)成及結(jié)構(gòu)特點： 在任意時刻的輸出信號不僅取決于當(dāng)時的輸入信在任意時刻的輸出信號不僅取決于當(dāng)時的輸入信號，而且還取決于電路原來的狀態(tài)。號，而且還取決于電路原來的狀態(tài)。 時序時序邏輯電路邏輯電路的構(gòu)成可的構(gòu)成可用圖所示用圖所示框圖表示框圖表示特點：特點：1.時序邏輯電路包含組合邏輯電路和存儲電路兩個部時序邏輯電路包含組合邏輯電路和存儲電路兩個部分；分；6.1 概述概述2.存儲電路的輸出狀態(tài)必須反饋到組合電路的

3、輸入端，存儲電路的輸出狀態(tài)必須反饋到組合電路的輸入端，與輸入信號一起，共同決定組合邏輯電路的輸出。與輸入信號一起，共同決定組合邏輯電路的輸出?？梢杂萌齻€方程組來描述可以用三個方程組來描述),(),(),(21211212111QXFYqqqxxxfyqqqxxxfylijli輸出方程6.1 概述概述6.1 概述概述),(Z),(),(21211212111QXGqqqxxxgzqqqxxxgzlikli驅(qū)動方程6.1 概述概述),(*),(*),(*2121212111QZHQqqqzzzhqqqqzzzhqlillli狀態(tài)方程每個觸發(fā)器的次態(tài)每個觸發(fā)器的現(xiàn)態(tài)，*,*,*,2121llqqqq

4、qq例例6.1 串行加法器電路如圖所示，寫出其輸出方程、驅(qū)串行加法器電路如圖所示，寫出其輸出方程、驅(qū)動方程和狀態(tài)方程動方程和狀態(tài)方程6.1 概述概述解：其輸出方程為解：其輸出方程為niiiiiiQbaCbas1驅(qū)動方程為驅(qū)動方程為)()(1iiniiiiiiiibaQbabaCbaCD狀態(tài)方程為狀態(tài)方程為)(1iiniinbaQbaDQ三、時序邏輯電路的分類：三、時序邏輯電路的分類： 根據(jù)觸發(fā)器動作特點可分為根據(jù)觸發(fā)器動作特點可分為同步時序邏輯電路同步時序邏輯電路和和異步時序邏輯電路異步時序邏輯電路。在同步時序邏輯電路中，存儲電路中所有觸發(fā)器的時在同步時序邏輯電路中，存儲電路中所有觸發(fā)器的時鐘

5、使用統(tǒng)一的鐘使用統(tǒng)一的CLK，狀態(tài)變化發(fā)生在同一時刻，即觸，狀態(tài)變化發(fā)生在同一時刻，即觸發(fā)器在時鐘脈沖的作用下同時翻轉(zhuǎn)發(fā)器在時鐘脈沖的作用下同時翻轉(zhuǎn);而在異步時序邏輯電路中，觸發(fā)器的翻轉(zhuǎn)不是同時的，而在異步時序邏輯電路中，觸發(fā)器的翻轉(zhuǎn)不是同時的，沒有統(tǒng)一的沒有統(tǒng)一的CLK，觸發(fā)器狀態(tài)的變化有先有后。，觸發(fā)器狀態(tài)的變化有先有后。6.1 概述概述 在穆爾型時序邏輯電路中，輸出信號僅僅取決于在穆爾型時序邏輯電路中，輸出信號僅僅取決于存儲電路的狀態(tài)，故穆爾型電路只是米利型電路的特存儲電路的狀態(tài)，故穆爾型電路只是米利型電路的特例而已，可表述為例而已，可表述為僅取決于電路狀態(tài))(nQFY 6.1 概述概述

6、 根據(jù)輸出信號的特點時序邏輯電路可分為根據(jù)輸出信號的特點時序邏輯電路可分為米利米利（Mealy）型和穆爾（）型和穆爾（Moore）型）型。在米利型時序邏輯。在米利型時序邏輯電路中，輸出信號不僅取決于存儲電路的狀態(tài)，而且電路中，輸出信號不僅取決于存儲電路的狀態(tài)，而且還取決于輸入變量，即還取決于輸入變量，即有關(guān)、與nnQXQXFY),(6.2 時序邏輯電路的分析方法時序邏輯電路的分析方法6.2.1 同步時序邏輯電路的分析方法同步時序邏輯電路的分析方法時序邏輯電路的分析：時序邏輯電路的分析：就是給定時序電路，找出該的就是給定時序電路，找出該的邏輯功能，即找出在輸入和邏輯功能，即找出在輸入和CLK作用

7、下，電路的次態(tài)作用下，電路的次態(tài)和輸出。由于同步時序邏輯電路是在同一時鐘作用下，和輸出。由于同步時序邏輯電路是在同一時鐘作用下，故分析比較簡單些，只要寫出電路的驅(qū)動方程、輸出故分析比較簡單些，只要寫出電路的驅(qū)動方程、輸出方程和狀態(tài)方程，根據(jù)狀態(tài)方程得到電路的狀態(tài)表或方程和狀態(tài)方程，根據(jù)狀態(tài)方程得到電路的狀態(tài)表或狀態(tài)轉(zhuǎn)換圖，就可以得出電路的邏輯功能。狀態(tài)轉(zhuǎn)換圖，就可以得出電路的邏輯功能。2.把得到的驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程中，就可以得到每把得到的驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程中，就可以得到每個觸發(fā)器的狀態(tài)方程，由這些狀態(tài)方程得到整個時序邏輯電路的方個觸發(fā)器的狀態(tài)方程，由這些狀態(tài)方程得到

8、整個時序邏輯電路的方程組；程組；3. 根據(jù)邏輯圖寫出電路的輸出方程；根據(jù)邏輯圖寫出電路的輸出方程；4.寫出整個電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時序圖；寫出整個電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時序圖；5.由狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖得出電路的邏輯功能。由狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖得出電路的邏輯功能。6.2 時序邏輯電路的分析方法時序邏輯電路的分析方法步驟：步驟：1. 從給定的邏輯電路圖中寫出每個觸發(fā)器的驅(qū)動方程（也就是存儲從給定的邏輯電路圖中寫出每個觸發(fā)器的驅(qū)動方程（也就是存儲電路中每個觸發(fā)器輸入信號的邏輯函數(shù)式）；電路中每個觸發(fā)器輸入信號的邏輯函數(shù)式）；例：例： 試分析圖所示的時序邏輯電路的邏輯功能，寫出

9、它的驅(qū)動方程、試分析圖所示的時序邏輯電路的邏輯功能，寫出它的驅(qū)動方程、狀態(tài)方程和輸出方程。觸發(fā)器是狀態(tài)方程和輸出方程。觸發(fā)器是TTL觸發(fā)器，輸入端懸空時和邏輯觸發(fā)器，輸入端懸空時和邏輯1狀狀態(tài)等效。態(tài)等效。6.2 時序邏輯電路的分析方法時序邏輯電路的分析方法解：解：(1) 驅(qū)動方程：驅(qū)動方程：nnnnnnnnQKQQJQQKQJKQQJ23213312121321,)(,1),(（2) 狀態(tài)方程：狀態(tài)方程：JK觸發(fā)器的特性方程觸發(fā)器的特性方程nnnQKQJQ1 將驅(qū)動方程代入將驅(qū)動方程代入JK觸發(fā)器的特性方程中，得出電觸發(fā)器的特性方程中，得出電路的狀態(tài)方程，即路的狀態(tài)方程，即nnnnnnnnn

10、nnnnnnnQQQQQQQQQQQQQQQQ323213231211213211)(3)輸出方程：輸出方程：nnQQY32nnnnnnnnQKQQJQQKQJKQQJ23213312121321,)(,1),(6.2.2 時序邏輯電路的時序邏輯電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時序圖狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時序圖 從例題可以看出，邏輯電路的三個方程應(yīng)該說已經(jīng)清楚描從例題可以看出，邏輯電路的三個方程應(yīng)該說已經(jīng)清楚描述一個電路的邏輯功能，但卻不能確定電路具體用途，因此需述一個電路的邏輯功能，但卻不能確定電路具體用途，因此需要在時鐘信號作用下將電路所有的的狀態(tài)轉(zhuǎn)換全部列出來，則要在時鐘信號作用下將電路

11、所有的的狀態(tài)轉(zhuǎn)換全部列出來，則電路的功能一目了然電路的功能一目了然 描述時序邏輯電路所有狀態(tài)的方法有描述時序邏輯電路所有狀態(tài)的方法有狀態(tài)轉(zhuǎn)換表（狀態(tài)轉(zhuǎn)狀態(tài)轉(zhuǎn)換表（狀態(tài)轉(zhuǎn)換真值表）、狀態(tài)轉(zhuǎn)換圖和時序圖換真值表）、狀態(tài)轉(zhuǎn)換圖和時序圖 此電路沒有輸入變量，屬于此電路沒有輸入變量，屬于穆爾型穆爾型的時序邏輯電的時序邏輯電路，輸出端的狀態(tài)只決定于電路的初態(tài)。路，輸出端的狀態(tài)只決定于電路的初態(tài)。一、狀態(tài)轉(zhuǎn)換表：一、狀態(tài)轉(zhuǎn)換表： 根據(jù)狀態(tài)方程將所有的輸入變量和電路初態(tài)的取根據(jù)狀態(tài)方程將所有的輸入變量和電路初態(tài)的取值，帶入電路的狀態(tài)方程和輸出方程，得到電路次態(tài)值，帶入電路的狀態(tài)方程和輸出方程，得到電路次態(tài)（新

12、態(tài)（新態(tài))的輸出值，列成表即為狀態(tài)轉(zhuǎn)換表的輸出值，列成表即為狀態(tài)轉(zhuǎn)換表由狀態(tài)轉(zhuǎn)換表可知，為七進(jìn)制加法計數(shù)器，由狀態(tài)轉(zhuǎn)換表可知，為七進(jìn)制加法計數(shù)器，Y為進(jìn)位為進(jìn)位脈沖的輸出端。脈沖的輸出端。設(shè)初態(tài)設(shè)初態(tài)Q3Q2Q1=000，由狀態(tài)方程可得：，由狀態(tài)方程可得：nnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQ323213231211213211)(nnQQY32二、狀態(tài)轉(zhuǎn)換圖：二、狀態(tài)轉(zhuǎn)換圖：由狀態(tài)轉(zhuǎn)換表可得狀態(tài)轉(zhuǎn)換圖如圖所示由狀態(tài)轉(zhuǎn)換表可得狀態(tài)轉(zhuǎn)換圖如圖所示 將狀態(tài)轉(zhuǎn)換表以圖形的方式直觀表將狀態(tài)轉(zhuǎn)換表以圖形的方式直觀表示出來，即為狀態(tài)轉(zhuǎn)換圖示出來，即為狀態(tài)轉(zhuǎn)換圖三、時序圖：三、時序

13、圖： 在時鐘脈沖序在時鐘脈沖序列的作用下，電路列的作用下，電路的狀態(tài)、輸出狀態(tài)的狀態(tài)、輸出狀態(tài)隨時間變化的波形隨時間變化的波形叫做時序圖。由狀叫做時序圖。由狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖可得圖所示換圖可得圖所示例例 分析圖所示的時序邏輯電路的功能，寫出電路的驅(qū)動方程、狀分析圖所示的時序邏輯電路的功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。解：解： （1） 驅(qū)動方程：驅(qū)動方程：nnnQQADQD21211（2） 狀態(tài)方程狀態(tài)方程nnnnnQQADQQDQ212121111D觸發(fā)器的特性方程為觸發(fā)器的特性方程為Qn+1 D，得

14、，得（3) 輸出方程：輸出方程：nnnnnnnnQQAQQAQQAQQAY21212121nnnQQADQD21211(4）狀態(tài)轉(zhuǎn)換表：）狀態(tài)轉(zhuǎn)換表：A0時時*2Q*1QY2Q1Q00001100111110000011為為4進(jìn)制加法計數(shù)器進(jìn)制加法計數(shù)器A1時時為為4進(jìn)制減法計數(shù)器進(jìn)制減法計數(shù)器nnnnnQQADQQDQ212121111nnnnnnnnQQAQQAQQAQQAY21212121可以合成一個狀態(tài)轉(zhuǎn)換表為：可以合成一個狀態(tài)轉(zhuǎn)換表為：A0時時A1時時故此電路為有輸入控制的邏輯電路，為可控計數(shù)器，故此電路為有輸入控制的邏輯電路，為可控計數(shù)器，A0為加法計數(shù)器，為加法計數(shù)器，A1為減法

15、計數(shù)器。為減法計數(shù)器。（5)狀態(tài)轉(zhuǎn)換圖：狀態(tài)轉(zhuǎn)換圖：6.2.3 異步時序邏輯電路的分析方法異步時序邏輯電路的分析方法 由于在異步時序邏輯電路中，觸發(fā)器的動作不是同時的，故由于在異步時序邏輯電路中，觸發(fā)器的動作不是同時的，故分析時除了寫出驅(qū)動方程、狀態(tài)方程和輸出方程等外，還要寫出分析時除了寫出驅(qū)動方程、狀態(tài)方程和輸出方程等外，還要寫出各個觸發(fā)器的時鐘信號，因此異步時序邏輯電路的分析要比同步各個觸發(fā)器的時鐘信號，因此異步時序邏輯電路的分析要比同步時序邏輯電路的分析復(fù)雜。時序邏輯電路的分析復(fù)雜。例例 已知異步時序邏輯電路的邏輯圖如圖所示，試分析它的邏輯功能，已知異步時序邏輯電路的邏輯圖如圖所示，試分

16、析它的邏輯功能，畫出電路的狀態(tài)轉(zhuǎn)換圖和時序圖。畫出電路的狀態(tài)轉(zhuǎn)換圖和時序圖。解：（解：（1） 驅(qū)動方程：驅(qū)動方程：1,11,132132213100KQQJKJKQJKJnnn觸發(fā)器是觸發(fā)器是TTL觸發(fā)器，輸入端懸空時和邏輯觸發(fā)器，輸入端懸空時和邏輯1狀態(tài)等效。狀態(tài)等效。（2）JK的特性方程為的特性方程為可得邏輯電路的狀態(tài)方程：可得邏輯電路的狀態(tài)方程：nnnnnnnnnnnQQQQQQQQQQQ321132121311010nnnQKQJQ11,11,132132213100KQQJKJKQJKJnnn(3)輸出方程：輸出方程：nnQQC30(4) 各觸發(fā)器的時鐘信號：各觸發(fā)器的時鐘信號：nn

17、nQclkQclkQclkclkclk0312010;；clk(5) 狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表此電路為異步十進(jìn)制計數(shù)器此電路為異步十進(jìn)制計數(shù)器nnnnnnnnnnnQQQQQQQQQQQ321132121311010nnQQC30nnnQclkQclkQclkclkclk0312010;；(6)狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖注：由狀態(tài)轉(zhuǎn)換圖可知，注：由狀態(tài)轉(zhuǎn)換圖可知，10個狀態(tài)個狀態(tài)00001001是在循環(huán)內(nèi)，而其它的是在循環(huán)內(nèi)，而其它的6個個狀態(tài)狀態(tài)10101111最終在時鐘作用下，都可以進(jìn)入此循環(huán)，具有這種特點最終在時鐘作用下，都可以進(jìn)入此循環(huán)，具有這種特點的時序電路，稱為能夠自啟動的時序電路。的時序電

18、路，稱為能夠自啟動的時序電路。（7) 時序圖：時序圖：6.3 若干常用的時序邏輯電路若干常用的時序邏輯電路6.3.1 寄存器和移位寄存器寄存器和移位寄存器 可寄存一組二進(jìn)制數(shù)碼的邏輯部件，叫寄存器可寄存一組二進(jìn)制數(shù)碼的邏輯部件，叫寄存器由觸發(fā)器構(gòu)成只要有置位和復(fù)位功能，就可以做寄存器，如由觸發(fā)器構(gòu)成只要有置位和復(fù)位功能，就可以做寄存器，如基本基本RS觸發(fā)器、觸發(fā)器、D觸發(fā)器、觸發(fā)器、JK觸發(fā)器等等。觸發(fā)器等等。一個觸發(fā)器可以存一個觸發(fā)器可以存1位二進(jìn)制代碼，故位二進(jìn)制代碼，故N位二進(jìn)制代碼需要位二進(jìn)制代碼需要N個觸發(fā)器。個觸發(fā)器。6.3.1 寄存器和移位寄存器寄存器和移位寄存器根據(jù)根據(jù)存放數(shù)碼

19、的方式存放數(shù)碼的方式不同分為并行和串行兩種：不同分為并行和串行兩種： 并行方式就是將寄存的數(shù)碼從各對應(yīng)的輸入端同時輸入到寄存器中；并行方式就是將寄存的數(shù)碼從各對應(yīng)的輸入端同時輸入到寄存器中；串行方式是將數(shù)碼從一個輸入端逐位輸入到寄存器中。串行方式是將數(shù)碼從一個輸入端逐位輸入到寄存器中。根據(jù)根據(jù)取出數(shù)碼的方式取出數(shù)碼的方式不同也可分為并行和串行兩種：不同也可分為并行和串行兩種： 并行方式就是要取出的數(shù)碼從對應(yīng)的各個輸出端上同時出現(xiàn)；串行并行方式就是要取出的數(shù)碼從對應(yīng)的各個輸出端上同時出現(xiàn)；串行方式是被取出的數(shù)碼在一個輸出端逐位輸出；方式是被取出的數(shù)碼在一個輸出端逐位輸出；根據(jù)根據(jù)有無移位功能有無

20、移位功能寄存器也常分為數(shù)碼寄存器和寄存器也常分為數(shù)碼寄存器和移位寄存器移位寄存器。一一 、寄存器（數(shù)碼寄存器）、寄存器（數(shù)碼寄存器） 74LS75是由同步是由同步RS觸發(fā)器觸發(fā)器構(gòu)成的構(gòu)成的D觸發(fā)器構(gòu)成的，電路圖觸發(fā)器構(gòu)成的，電路圖如圖所示。如圖所示。 由于由于D觸發(fā)器是由同步觸發(fā)器是由同步RS觸發(fā)器構(gòu)成的，故在時鐘觸發(fā)器構(gòu)成的，故在時鐘clk1期間，期間，Q 隨隨D 改變改變R D為清零端為清零端此寄存器為并行輸入此寄存器為并行輸入/并行輸出方式。并行輸出方式。在在CLK時，將時，將D0 D3數(shù)據(jù)存入，數(shù)據(jù)存入，與此前后的與此前后的D狀態(tài)無關(guān)，而且具有狀態(tài)無關(guān)，而且具有異步置零（清零）功能異

21、步置零（清零）功能 74HC175為由為由CMOS邊沿觸發(fā)器邊沿觸發(fā)器構(gòu)成的構(gòu)成的4位寄存器，其邏輯電路如圖位寄存器，其邏輯電路如圖所示所示其中：其中：D0 D3為并行數(shù)據(jù)輸入端；為并行數(shù)據(jù)輸入端；CLK為寄存脈沖輸入端為寄存脈沖輸入端 移位寄存器不僅具有數(shù)碼存儲功能，還具有移位的功能，移位寄存器不僅具有數(shù)碼存儲功能，還具有移位的功能，即在移位脈沖的作用下，依次左移或右移。故移位寄存器除了即在移位脈沖的作用下，依次左移或右移。故移位寄存器除了寄存代碼外，還可以實現(xiàn)數(shù)據(jù)的串行并行轉(zhuǎn)換、數(shù)值運算以寄存代碼外，還可以實現(xiàn)數(shù)據(jù)的串行并行轉(zhuǎn)換、數(shù)值運算以及數(shù)據(jù)處理等。及數(shù)據(jù)處理等。1、由、由D觸發(fā)器構(gòu)成

22、的觸發(fā)器構(gòu)成的4位移位寄存器（右移）：位移位寄存器（右移）：電路如圖所示電路如圖所示二二 、移位寄存器、移位寄存器因為觸發(fā)器由傳輸延遲時間因為觸發(fā)器由傳輸延遲時間tpd，所以在，所以在CLK到達(dá)時，各觸發(fā)器到達(dá)時，各觸發(fā)器按前一級觸發(fā)器原來的狀態(tài)翻轉(zhuǎn)按前一級觸發(fā)器原來的狀態(tài)翻轉(zhuǎn)其中其中D1為串行輸入端，為串行輸入端， D0為串行輸出端，為串行輸出端，Q3 Q0為并行輸出為并行輸出端，端，CLK為移位脈沖輸入端為移位脈沖輸入端其狀態(tài)表為其狀態(tài)表為其波形圖為其波形圖為數(shù)據(jù)運算并代碼轉(zhuǎn)換，串應(yīng)用：2、由、由JK觸發(fā)器構(gòu)成的移位寄存器觸發(fā)器構(gòu)成的移位寄存器 電路如圖所示，其分析原理同上，不同的是電路如

23、圖所示，其分析原理同上，不同的是JK觸發(fā)器的寄存是在移位脈沖的下降沿發(fā)生的。觸發(fā)器的寄存是在移位脈沖的下降沿發(fā)生的。3、雙向移位寄存器、雙向移位寄存器74LS194A：(1) 邏輯圖形符號及功能表：如圖所示。邏輯圖形符號及功能表：如圖所示。其中：其中： DIR數(shù)據(jù)右移串行輸入端數(shù)據(jù)右移串行輸入端DIL數(shù)據(jù)左移串行輸入端數(shù)據(jù)左移串行輸入端D0D3數(shù)據(jù)并行輸入端數(shù)據(jù)并行輸入端Q0Q3數(shù)據(jù)并行輸出端數(shù)據(jù)并行輸出端S1、S0工作狀態(tài)控制端工作狀態(tài)控制端雙向移位寄存器雙向移位寄存器74LS194A(2)擴展：由兩片擴展：由兩片74LS194A構(gòu)成構(gòu)成8位雙向移位寄存器，如圖所示位雙向移位寄存器，如圖所示

24、6.3.2 計數(shù)器計數(shù)器 在計算機和數(shù)字邏輯系統(tǒng)中，計數(shù)器是最基本、最常用的部件之在計算機和數(shù)字邏輯系統(tǒng)中，計數(shù)器是最基本、最常用的部件之一。它不僅可以記錄輸入的脈沖個數(shù)，還可以實現(xiàn)分頻、定時、產(chǎn)生一。它不僅可以記錄輸入的脈沖個數(shù)，還可以實現(xiàn)分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列等。節(jié)拍脈沖和脈沖序列等。計數(shù)器的分類如下：計數(shù)器的分類如下：*按計數(shù)容量分：二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器、六十進(jìn)制等按計數(shù)容量分：二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器、六十進(jìn)制等*按時鐘分按時鐘分:同步計數(shù)器、異步計數(shù)器同步計數(shù)器、異步計數(shù)器*按計數(shù)過程中數(shù)字增減分：加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器按計數(shù)過程中數(shù)字增減分：加法計數(shù)

25、器、減法計數(shù)器和可逆計數(shù)器*按計數(shù)器中的數(shù)字編碼分：二進(jìn)制計數(shù)器、二按計數(shù)器中的數(shù)字編碼分：二進(jìn)制計數(shù)器、二-十進(jìn)制計數(shù)器和循十進(jìn)制計數(shù)器和循環(huán)碼計數(shù)器等環(huán)碼計數(shù)器等一一 、同步計數(shù)器、同步計數(shù)器1.同步二進(jìn)制計數(shù)器同步二進(jìn)制計數(shù)器（1）加法計數(shù)器：）加法計數(shù)器：原理：根據(jù)二進(jìn)制加法運算規(guī)則可原理：根據(jù)二進(jìn)制加法運算規(guī)則可知：在多位二進(jìn)制數(shù)末位加知：在多位二進(jìn)制數(shù)末位加1，若第，若第i 位以下皆為位以下皆為1時，則第時，則第i 位應(yīng)位應(yīng)翻轉(zhuǎn)翻轉(zhuǎn)。由此得出規(guī)律，若用由此得出規(guī)律，若用T 觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成計數(shù)器，則第計數(shù)器，則第i位觸發(fā)器輸入端位觸發(fā)器輸入端Ti 的的邏輯式應(yīng)為：邏輯式應(yīng)為：1

26、0021TQQQTiii.圖為圖為4位同步二進(jìn)制計數(shù)器位同步二進(jìn)制計數(shù)器的邏輯電路。每個觸發(fā)器的邏輯電路。每個觸發(fā)器都是聯(lián)成都是聯(lián)成T 觸發(fā)器。觸發(fā)器。a.驅(qū)動方程驅(qū)動方程nnnnnnQQQTQQTQTT21031020101b. 狀態(tài)方程：狀態(tài)方程：T觸發(fā)器的特性方程為觸發(fā)器的特性方程為nnnQTQTQ1則狀態(tài)方程為則狀態(tài)方程為nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ321032103210132102102101210101011010)()(c.輸出方程：輸出方程：nnnnnnQQQTQQTQTT21

27、031020101nnnnQQQQC3210d. 狀態(tài)轉(zhuǎn)換表：狀態(tài)轉(zhuǎn)換表：nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ321032103210132102102101210101011010)()(nnnnQQQQC3210e.狀態(tài)轉(zhuǎn)換圖：狀態(tài)轉(zhuǎn)換圖：f.時序圖：時序圖：g.邏輯功能邏輯功能:(1)由于每輸入由于每輸入16個個CLK 脈沖觸發(fā)器的狀態(tài)一循環(huán)，并在輸出端脈沖觸發(fā)器的狀態(tài)一循環(huán)，并在輸出端C產(chǎn)生一進(jìn)位信號，故為產(chǎn)生一進(jìn)位信號，故為16進(jìn)制計數(shù)器。若二進(jìn)制數(shù)碼的位數(shù)為進(jìn)制計數(shù)器。若二進(jìn)制數(shù)碼的位數(shù)為n

28、，而計數(shù)器的循環(huán)周期為，而計數(shù)器的循環(huán)周期為2n，這樣計數(shù)器又叫，這樣計數(shù)器又叫二進(jìn)制計數(shù)器。將計數(shù)器中能計到的最大數(shù)稱為二進(jìn)制計數(shù)器。將計數(shù)器中能計到的最大數(shù)稱為計數(shù)器的容量，為計數(shù)器的容量，為2n1.(2) 計數(shù)器有分頻功能，也把它叫做分頻器。若計數(shù)器有分頻功能，也把它叫做分頻器。若CLK脈沖的頻率為脈沖的頻率為 f0 , 則由則由16進(jìn)制計數(shù)器進(jìn)制計數(shù)器的時序圖可知，輸出端的時序圖可知，輸出端Q0、Q1、Q2、Q3的頻率為的頻率為f0 / 2、f0 / 4、f 0 / 8、f0 / 16.*中規(guī)模集成的中規(guī)模集成的4位同步二進(jìn)制計數(shù)器位同步二進(jìn)制計數(shù)器74161(74LS161):其邏輯

29、圖形符號及功能表如圖所示。其邏輯圖形符號及功能表如圖所示。注：注：74161和和74LS161只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。74LS163也是也是4位二進(jìn)制加位二進(jìn)制加法計數(shù)器，但清零方式是同步清零法計數(shù)器，但清零方式是同步清零(2)減法計數(shù)器：減法計數(shù)器：原理：根據(jù)二進(jìn)制減法運算規(guī)則可知：在多位原理：根據(jù)二進(jìn)制減法運算規(guī)則可知：在多位二進(jìn)制數(shù)末位減二進(jìn)制數(shù)末位減1，若第，若第i 位以下皆為位以下皆為0時，則第時，則第i 位應(yīng)位應(yīng)翻轉(zhuǎn)翻轉(zhuǎn)。由此得出規(guī)律，若用由此得出規(guī)律，若用T 觸發(fā)器構(gòu)成計數(shù)器，則觸發(fā)器構(gòu)成計數(shù)器，則第第i 位觸發(fā)器輸入端位觸發(fā)器輸入端Ti 的邏輯式應(yīng)為

30、：的邏輯式應(yīng)為：1.00321TQQQQTnnininii電路和狀態(tài)表如圖所示每個觸發(fā)器都是聯(lián)成電路和狀態(tài)表如圖所示每個觸發(fā)器都是聯(lián)成T 觸發(fā)器觸發(fā)器。(3)可逆計數(shù)器可逆計數(shù)器74LS191加加/減脈沖用同一輸入端，由加減脈沖用同一輸入端，由加/減控制線的高低電平?jīng)Q定加減控制線的高低電平?jīng)Q定加/減計數(shù)。減計數(shù)。74LS191就是單時鐘方式的可逆計數(shù)器，其圖形符號和功能表如圖所示。就是單時鐘方式的可逆計數(shù)器，其圖形符號和功能表如圖所示。a.單時鐘方式單時鐘方式其中：其中：LD 異步置數(shù)端；異步置數(shù)端；S 計數(shù)控制端計數(shù)控制端 U / D加減計數(shù)控制端；加減計數(shù)控制端； C / B進(jìn)位進(jìn)位/借位

31、輸出端借位輸出端 D0 D3預(yù)置數(shù)輸入端；預(yù)置數(shù)輸入端； Q0 Q3計數(shù)輸出端計數(shù)輸出端注：注： CLKI計數(shù)脈沖輸入端，上升沿動作計數(shù)脈沖輸入端，上升沿動作;，CLKO串行串行時鐘輸出端，它等于（時鐘輸出端，它等于（CLK ISC/B) ，即允許計數(shù)，即允許計數(shù)，且且當(dāng)當(dāng)C/B=1時，在下一個時，在下一個CLKI上升沿到達(dá)前上升沿到達(dá)前CLKO端有端有一個負(fù)脈沖輸出。一個負(fù)脈沖輸出。CLKO串行時鐘輸串行時鐘輸出端，它等于出端，它等于（CLK ISC/B) ，即允許計數(shù)，且即允許計數(shù)，且當(dāng)當(dāng)C/B=1時，在下一時，在下一個個CLKI上升沿到達(dá)上升沿到達(dá)前前CLKO端有一個負(fù)端有一個負(fù)脈沖輸出

32、。脈沖輸出。74LS193為雙時鐘加為雙時鐘加/減計數(shù)器，一個時鐘用作加法計數(shù)脈沖，一個時鐘用作減計數(shù)器，一個時鐘用作加法計數(shù)脈沖，一個時鐘用作減法計數(shù)脈沖，其圖形符號和功能表如圖所示。減法計數(shù)脈沖，其圖形符號和功能表如圖所示。b.雙時鐘方式雙時鐘方式基本原理：在四位二進(jìn)制基本原理：在四位二進(jìn)制計數(shù)器基礎(chǔ)上修改，當(dāng)計計數(shù)器基礎(chǔ)上修改，當(dāng)計到到1001時，則下一個時，則下一個CLK電路狀態(tài)回到電路狀態(tài)回到0000。2. 同步十進(jìn)制計數(shù)器：同步十進(jìn)制計數(shù)器：加法計數(shù)器加法計數(shù)器a. 驅(qū)動方程：驅(qū)動方程：nnnnnnnnnQQQQQTQQTQQTT30310310230101其電路如圖所示其電路如圖

33、所示b. 狀態(tài)方程和轉(zhuǎn)換圖為：狀態(tài)方程和轉(zhuǎn)換圖為：nnnnnnnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ330210330210132102101213013011010)()()()(有效循環(huán)有效循環(huán)計數(shù)器能自計數(shù)器能自啟動啟動nnnQTQTQ1*中規(guī)模集成同步十進(jìn)制計數(shù)器中規(guī)模集成同步十進(jìn)制計數(shù)器74160 (74LS160 ):74160 (74LS160 ) 邏輯符號和功能表如圖所示。邏輯符號和功能表如圖所示。注：注：74LS160為十進(jìn)制計數(shù)器，故進(jìn)位脈沖是在為十進(jìn)制計數(shù)器，故進(jìn)位脈沖是在1001時出現(xiàn)的，而時出現(xiàn)的，而1

34、61為十為十六進(jìn)制，進(jìn)位脈沖是在六進(jìn)制，進(jìn)位脈沖是在1111時出現(xiàn)的。時出現(xiàn)的。減法計數(shù)器減法計數(shù)器基本原理：對二進(jìn)制基本原理：對二進(jìn)制減法計數(shù)器進(jìn)行修改，減法計數(shù)器進(jìn)行修改，在在0000時減時減“1”后跳變后跳變?yōu)闉?001，然后按二進(jìn)，然后按二進(jìn)制減法計數(shù)就行了。制減法計數(shù)就行了。驅(qū)動方程：驅(qū)動方程：其邏輯電路如圖所示其邏輯電路如圖所示nnnnnnnnnnnnQQQTQQQQQTQQQQTT01231230121230101nnnQTQTQ1nnnnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQQQ32103210132102310121013

35、2011010)()()()()(狀態(tài)轉(zhuǎn)化圖為：狀態(tài)轉(zhuǎn)化圖為：能自啟動能自啟動十進(jìn)制可逆計數(shù)器十進(jìn)制可逆計數(shù)器74LS190：其邏輯圖形符號及功能表如圖所示。其邏輯圖形符號及功能表如圖所示。注：注：74LS190為單時鐘十進(jìn)制可逆計數(shù)器，除了為單時鐘十進(jìn)制可逆計數(shù)器，除了74LS190外，還有外，還有74LS168、CC4510，還有雙時鐘類型的，還有雙時鐘類型的74LS192、CC40192等。等。二二 、異步計數(shù)器、異步計數(shù)器1.異步二進(jìn)制加法計數(shù)器異步二進(jìn)制加法計數(shù)器原則：每原則：每1位從位從“1”變變“0”時，向時，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)構(gòu)成方法：觸發(fā)器接成

36、計數(shù)器形構(gòu)成方法：觸發(fā)器接成計數(shù)器形式，時鐘式，時鐘CLK加在最低位，高位加在最低位，高位脈沖接在低位的脈沖接在低位的Q 端或端或Q 端。在端。在末位末位+1時，從低位到高位逐位進(jìn)時，從低位到高位逐位進(jìn)位方式工作。位方式工作。如圖由如圖由JK觸發(fā)器觸發(fā)器構(gòu)成的異步構(gòu)成的異步3位位二進(jìn)制加法計數(shù)二進(jìn)制加法計數(shù)器的邏輯電路。器的邏輯電路。波形如圖所示波形如圖所示2.異步二進(jìn)制減法計數(shù)器異步二進(jìn)制減法計數(shù)器構(gòu)成方法：觸發(fā)器接成計數(shù)器構(gòu)成方法：觸發(fā)器接成計數(shù)器形式，時鐘形式，時鐘CLK加在最低位，加在最低位，高位脈沖接在低位的高位脈沖接在低位的Q 端或端或Q 端。在末位端。在末位-1時，從低位到高時，

37、從低位到高位逐位借位方式工作。位逐位借位方式工作。原則：每原則：每1位從位從“0”變變“1”時，時，向高位發(fā)出進(jìn)位，使高位翻向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)轉(zhuǎn)如圖由如圖由JK觸發(fā)器觸發(fā)器構(gòu)成的異步構(gòu)成的異步3位二位二進(jìn)制減法計數(shù)器的進(jìn)制減法計數(shù)器的邏輯電路。波形如邏輯電路。波形如圖所示圖所示3. 異步十進(jìn)制計數(shù)器異步十進(jìn)制計數(shù)器原理：在原理：在4位二進(jìn)制異步加法位二進(jìn)制異步加法計數(shù)器上修改而成，要跳過計數(shù)器上修改而成，要跳過1010 1111這六個狀態(tài)這六個狀態(tài)由由JK觸發(fā)器構(gòu)成的異步十進(jìn)制計數(shù)器觸發(fā)器構(gòu)成的異步十進(jìn)制計數(shù)器,其邏輯電路如圖所示，其狀態(tài)其邏輯電路如圖所示，其狀態(tài)表及時序圖與同步十進(jìn)制

38、計數(shù)器相同表及時序圖與同步十進(jìn)制計數(shù)器相同111131232213100KQQJKJKQJKJnnn*二五十進(jìn)制異步計數(shù)器二五十進(jìn)制異步計數(shù)器74LS290:其邏輯符號及功能表如圖所示其邏輯符號及功能表如圖所示其邏輯符號及功能表如圖所示其邏輯符號及功能表如圖所示三、任意進(jìn)制計數(shù)器的構(gòu)成方法三、任意進(jìn)制計數(shù)器的構(gòu)成方法 若已有若已有N進(jìn)制計數(shù)器（如進(jìn)制計數(shù)器（如74LS161)，現(xiàn)在要實現(xiàn)，現(xiàn)在要實現(xiàn)M進(jìn)制計數(shù)器進(jìn)制計數(shù)器NMNM1. MN的情況的情況 這種情況下，必須用多片這種情況下，必須用多片N進(jìn)制計數(shù)器組合起來，才能構(gòu)進(jìn)制計數(shù)器組合起來，才能構(gòu)成成M進(jìn)制計數(shù)器。連接方式有串行進(jìn)位方式、并行

39、進(jìn)位方式、進(jìn)制計數(shù)器。連接方式有串行進(jìn)位方式、并行進(jìn)位方式、整體置零方式和整體置數(shù)方式整體置零方式和整體置數(shù)方式(1) 串行進(jìn)位方式和并行進(jìn)位方式：串行進(jìn)位方式和并行進(jìn)位方式：串行進(jìn)位方式：串行進(jìn)位方式： 在串行進(jìn)位方式中，以在串行進(jìn)位方式中，以低位片的進(jìn)位信號作為高位片的時鐘低位片的進(jìn)位信號作為高位片的時鐘輸入信號。輸入信號。例如采用串行進(jìn)位方式，利用例如采用串行進(jìn)位方式，利用74LS160實現(xiàn)實現(xiàn)100進(jìn)制計數(shù)器，其電路如圖所示進(jìn)制計數(shù)器，其電路如圖所示并行進(jìn)位方式：并行進(jìn)位方式： 在并行進(jìn)位方式中，以低位片的進(jìn)位輸出信號作為高位片的工作狀態(tài)控在并行進(jìn)位方式中，以低位片的進(jìn)位輸出信號作為高

40、位片的工作狀態(tài)控制信號，兩片的計數(shù)脈沖接在同一計數(shù)輸入脈沖信號上。制信號，兩片的計數(shù)脈沖接在同一計數(shù)輸入脈沖信號上。例如采用并行進(jìn)位方式，利用例如采用并行進(jìn)位方式，利用74LS160實現(xiàn)實現(xiàn)100進(jìn)制計數(shù)器，其電路如圖所示。進(jìn)制計數(shù)器，其電路如圖所示。a. 若要實現(xiàn)的若要實現(xiàn)的M進(jìn)制可分解成兩個小于進(jìn)制可分解成兩個小于N的因數(shù)相乘，即的因數(shù)相乘，即MN1N2,則先將則先將N進(jìn)進(jìn)制計數(shù)器接成制計數(shù)器接成N1進(jìn)制計數(shù)器和進(jìn)制計數(shù)器和N2進(jìn)制計數(shù)器，再采用串行進(jìn)位或并行進(jìn)位方式將進(jìn)制計數(shù)器，再采用串行進(jìn)位或并行進(jìn)位方式將兩個計數(shù)器連接起來，構(gòu)成兩個計數(shù)器連接起來，構(gòu)成M進(jìn)制計數(shù)器。進(jìn)制計數(shù)器。例例

41、試?yán)么羞M(jìn)位方式由試?yán)么羞M(jìn)位方式由74LS160構(gòu)成構(gòu)成24進(jìn)制加法計數(shù)器進(jìn)制加法計數(shù)器解：解：24可分解成可分解成46（或者（或者38、212)，則先將兩片，則先將兩片74LS160構(gòu)成構(gòu)成4進(jìn)制和進(jìn)制和6進(jìn)制計數(shù)進(jìn)制計數(shù)器，再連接，其實現(xiàn)電路如圖所示器，再連接，其實現(xiàn)電路如圖所示例例 試?yán)貌⑿羞M(jìn)位方式由試?yán)貌⑿羞M(jìn)位方式由74LS161構(gòu)成構(gòu)成32進(jìn)制加法計數(shù)器進(jìn)制加法計數(shù)器解：可將解：可將32分成分成162(或或84)，則電路如圖所示，則電路如圖所示b.若要實現(xiàn)的若要實現(xiàn)的M進(jìn)制（如進(jìn)制（如31進(jìn)制）不可分解成兩個小于進(jìn)制）不可分解成兩個小于N的因數(shù)相乘，的因數(shù)相乘，則要采用整體

42、置零法或整體置數(shù)法構(gòu)成則要采用整體置零法或整體置數(shù)法構(gòu)成（2)整體置零方式和整體置數(shù)方式整體置零方式和整體置數(shù)方式 首先將兩片首先將兩片N進(jìn)制計數(shù)器按串行進(jìn)位方式或并行進(jìn)位方式聯(lián)成進(jìn)制計數(shù)器按串行進(jìn)位方式或并行進(jìn)位方式聯(lián)成NN M 進(jìn)制計數(shù)器，再按照進(jìn)制計數(shù)器，再按照MN的置零法和置數(shù)法構(gòu)成的置零法和置數(shù)法構(gòu)成M進(jìn)制計數(shù)器。此方法適合進(jìn)制計數(shù)器。此方法適合任何任何M進(jìn)制（可分解和不可分解）計數(shù)器的構(gòu)成。進(jìn)制（可分解和不可分解）計數(shù)器的構(gòu)成。例例 利用利用74LS160接成接成29進(jìn)制計數(shù)器進(jìn)制計數(shù)器(a)異步整體置零異步整體置零(b)同步整體置數(shù)同步整體置數(shù)例例 利用利用74LS160接成接成

43、29進(jìn)制計數(shù)器進(jìn)制計數(shù)器解：異步整體置零法電路如圖解：異步整體置零法電路如圖(a)所示，所示，同步整體置數(shù)法電路如圖同步整體置數(shù)法電路如圖(b)所示所示例例 試?yán)弥昧惴ê椭脭?shù)法由兩片試?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)成構(gòu)成53進(jìn)制加法計數(shù)器。進(jìn)制加法計數(shù)器。解：若由解：若由74LS161構(gòu)成構(gòu)成53進(jìn)制計數(shù)器，其構(gòu)成的進(jìn)制計數(shù)器，其構(gòu)成的256進(jìn)制實際為二進(jìn)制計數(shù)器進(jìn)制實際為二進(jìn)制計數(shù)器(28),故先要將故先要將53化成二進(jìn)制數(shù)碼，再根據(jù)整體置數(shù)法或整體置零法實現(xiàn)化成二進(jìn)制數(shù)碼，再根據(jù)整體置數(shù)法或整體置零法實現(xiàn)53進(jìn)制。進(jìn)制。（53)D（110101)B利用整體置數(shù)法由利用整體置數(shù)法

44、由74LS161構(gòu)成構(gòu)成53進(jìn)制加法計數(shù)器如圖所示進(jìn)制加法計數(shù)器如圖所示（53)D（110101)B利用整體置數(shù)法由利用整體置數(shù)法由74LS161構(gòu)成構(gòu)成53進(jìn)制加法計數(shù)器如圖所示進(jìn)制加法計數(shù)器如圖所示例例 試用一片試用一片74LS290分別接成分別接成8421異步十進(jìn)制計數(shù)器、異步十進(jìn)制計數(shù)器、5421異步十進(jìn)制計數(shù)器異步十進(jìn)制計數(shù)器和異步六進(jìn)制計數(shù)器。和異步六進(jìn)制計數(shù)器。解：解： (1)8421異步十進(jìn)制計數(shù)器：將異步十進(jìn)制計數(shù)器：將CLK1和和Qo相接，計數(shù)脈沖由相接，計數(shù)脈沖由CLKo輸入，從由輸入，從由Q3Q2Q1Q0輸出，即為輸出，即為8421異步十進(jìn)制計數(shù)器。異步十進(jìn)制計數(shù)器。圖

45、中就是十進(jìn)制連接電路及狀態(tài)表圖中就是十進(jìn)制連接電路及狀態(tài)表(2) 5421碼異步十進(jìn)制計數(shù)器：碼異步十進(jìn)制計數(shù)器： 將將Q3與與CLK0相接，計數(shù)脈沖由相接，計數(shù)脈沖由CLK1輸入，從輸入，從Q0Q3Q2Q1輸出則為輸出則為5421碼十進(jìn)制計數(shù)器碼十進(jìn)制計數(shù)器(3) 異步異步6進(jìn)制計數(shù)器：進(jìn)制計數(shù)器： 先將先將74LS290構(gòu)成構(gòu)成8421異步十進(jìn)制計數(shù)器，再利用置零端和異步十進(jìn)制計數(shù)器，再利用置零端和置九端構(gòu)成異步六進(jìn)制計數(shù)器。其實現(xiàn)電路如圖所示置九端構(gòu)成異步六進(jìn)制計數(shù)器。其實現(xiàn)電路如圖所示四四 、移位寄存器型計數(shù)器、移位寄存器型計數(shù)器1.環(huán)形計數(shù)器環(huán)形計數(shù)器 電路如圖所示，將移位寄存器首尾

46、相接，則在時鐘脈沖信電路如圖所示，將移位寄存器首尾相接，則在時鐘脈沖信號作用下，數(shù)據(jù)將循環(huán)右移。號作用下，數(shù)據(jù)將循環(huán)右移。設(shè)初態(tài)為設(shè)初態(tài)為1000,則其狀態(tài)轉(zhuǎn)換圖為則其狀態(tài)轉(zhuǎn)換圖為注：此電路有幾種無效循環(huán)，而且一旦脫離有效循環(huán)，則注：此電路有幾種無效循環(huán)，而且一旦脫離有效循環(huán)，則不會自動進(jìn)入到有效循環(huán)中，故此環(huán)形計數(shù)器不能自啟動，不會自動進(jìn)入到有效循環(huán)中，故此環(huán)形計數(shù)器不能自啟動，必須必須 將電路置到有效循環(huán)的某個狀態(tài)中。將電路置到有效循環(huán)的某個狀態(tài)中。 圖中為能自啟動的環(huán)形計數(shù)器的電路圖中為能自啟動的環(huán)形計數(shù)器的電路,與上一頁圖所示電路相比，加了一個與上一頁圖所示電路相比，加了一個反饋邏輯電

47、路反饋邏輯電路231312120111210010QDQQDQQDQQQQDQnnnn其狀態(tài)方程為其狀態(tài)方程為則可畫出它的狀態(tài)轉(zhuǎn)換圖為則可畫出它的狀態(tài)轉(zhuǎn)換圖為231312120111210010QDQQDQQDQQQQDQnnnn有效有效循環(huán)循環(huán)1.環(huán)形計數(shù)器結(jié)構(gòu)簡單，不需另加譯碼電路；環(huán)形計數(shù)器結(jié)構(gòu)簡單，不需另加譯碼電路；2.環(huán)形計數(shù)器的環(huán)形計數(shù)器的缺點是沒有充分利用電路的狀態(tài)。缺點是沒有充分利用電路的狀態(tài)。n位移位寄存器組成的環(huán)形位移位寄存器組成的環(huán)形計數(shù)器只用了計數(shù)器只用了n個狀態(tài)，而電路共有個狀態(tài)，而電路共有2n個狀態(tài)。個狀態(tài)。2. 扭環(huán)形計數(shù)器扭環(huán)形計數(shù)器移位寄存器型計數(shù)器的結(jié)構(gòu)可表

48、示為圖所示的框圖形式。移位寄存器型計數(shù)器的結(jié)構(gòu)可表示為圖所示的框圖形式。其反饋電路的表達(dá)式為其反饋電路的表達(dá)式為),.,(1100nQQQFD環(huán)形計數(shù)器是反饋函數(shù)中最簡單的一種，其環(huán)形計數(shù)器是反饋函數(shù)中最簡單的一種，其D0=Qn1圖為扭環(huán)形計數(shù)器（也叫約翰遜計數(shù)器），其圖為扭環(huán)形計數(shù)器（也叫約翰遜計數(shù)器），其其狀態(tài)轉(zhuǎn)換圖為其狀態(tài)轉(zhuǎn)換圖為此電路不能自啟動！此電路不能自啟動！nQD30為了實現(xiàn)自啟動，則將電路修改成圖所示電路為了實現(xiàn)自啟動，則將電路修改成圖所示電路nnnQQQD3210）（其中其狀態(tài)轉(zhuǎn)換表為其狀態(tài)轉(zhuǎn)換表為a. n位移位寄存器構(gòu)成的扭環(huán)型計數(shù)器的有效循環(huán)狀態(tài)為位移位寄存器構(gòu)成的扭環(huán)型

49、計數(shù)器的有效循環(huán)狀態(tài)為2n個，比環(huán)形計數(shù)個，比環(huán)形計數(shù)器提高了一倍器提高了一倍;b. 在有效循環(huán)狀態(tài)中，每次轉(zhuǎn)換狀態(tài)只有一個觸發(fā)器改變狀態(tài)，這樣在將電在有效循環(huán)狀態(tài)中，每次轉(zhuǎn)換狀態(tài)只有一個觸發(fā)器改變狀態(tài)，這樣在將電路狀態(tài)譯碼時不會出現(xiàn)競爭冒險現(xiàn)象路狀態(tài)譯碼時不會出現(xiàn)競爭冒險現(xiàn)象;c. 雖然扭環(huán)型計數(shù)器的電路狀態(tài)的利用率有所提高，但仍有雖然扭環(huán)型計數(shù)器的電路狀態(tài)的利用率有所提高，但仍有2n2n 個狀態(tài)沒個狀態(tài)沒有利用。有利用。扭環(huán)型計數(shù)器的特點扭環(huán)型計數(shù)器的特點6.4.1 同步時序邏輯電路的設(shè)計方法同步時序邏輯電路的設(shè)計方法步驟：步驟：一一 、邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表、邏輯抽象

50、，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表1.分析給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀態(tài)數(shù)。通常分析給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀態(tài)數(shù)。通常取原因（或條件）作為輸入邏輯變量，取結(jié)果作輸出邏輯變量；取原因（或條件）作為輸入邏輯變量，取結(jié)果作輸出邏輯變量；2.定義輸入、輸出邏輯狀態(tài)和每個電路狀態(tài)的含義，并將電路狀態(tài)順序編號；定義輸入、輸出邏輯狀態(tài)和每個電路狀態(tài)的含義，并將電路狀態(tài)順序編號；3.3.按照題意列出電路的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)轉(zhuǎn)換圖。按照題意列出電路的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)轉(zhuǎn)換圖。6.4 時序邏輯電路的設(shè)計方法時序邏輯電路的設(shè)計方法二、二、 狀態(tài)化簡狀態(tài)

51、化簡 若兩個電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同樣的一個狀態(tài)去，若兩個電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同樣的一個狀態(tài)去，則稱這兩個狀態(tài)為等價狀態(tài)則稱這兩個狀態(tài)為等價狀態(tài)。等價狀態(tài)可以合并，這樣設(shè)計的電路狀態(tài)數(shù)少，電路。等價狀態(tài)可以合并，這樣設(shè)計的電路狀態(tài)數(shù)少，電路越簡。越簡。三、三、 狀態(tài)分配狀態(tài)分配狀態(tài)分配也叫狀態(tài)編碼狀態(tài)分配也叫狀態(tài)編碼a.確定觸發(fā)器的數(shù)目確定觸發(fā)器的數(shù)目n ；b.確定電路的狀態(tài)數(shù)確定電路的狀態(tài)數(shù)M ，應(yīng)滿足，應(yīng)滿足2n1M2n;c.進(jìn)行狀態(tài)編碼，即將電路的狀態(tài)和觸發(fā)器狀態(tài)組合對應(yīng)起來。進(jìn)行狀態(tài)編碼，即將電路的狀態(tài)和觸發(fā)器狀態(tài)組合對應(yīng)起來。a. 選

52、定觸發(fā)器的類型；選定觸發(fā)器的類型；b. 由狀態(tài)轉(zhuǎn)換圖（或狀態(tài)轉(zhuǎn)換表）和選定的狀態(tài)編碼、觸發(fā)器的類型，寫出電路由狀態(tài)轉(zhuǎn)換圖（或狀態(tài)轉(zhuǎn)換表）和選定的狀態(tài)編碼、觸發(fā)器的類型，寫出電路的狀態(tài)方程、驅(qū)動方程和輸出方程。的狀態(tài)方程、驅(qū)動方程和輸出方程。五五 、根據(jù)得到的方程式畫出邏輯圖、根據(jù)得到的方程式畫出邏輯圖六、六、 檢查設(shè)計的電路能否自啟動檢查設(shè)計的電路能否自啟動若電路不能自啟動，則應(yīng)采取下面措施：若電路不能自啟動，則應(yīng)采取下面措施：a. 通過預(yù)置數(shù)將電路狀態(tài)置成有效循環(huán)狀態(tài)中；通過預(yù)置數(shù)將電路狀態(tài)置成有效循環(huán)狀態(tài)中；b. 通過修改邏輯設(shè)計加以解決。通過修改邏輯設(shè)計加以解決。四四 、選定觸發(fā)器的類型

53、，求出電路的狀態(tài)方程、驅(qū)動方程和輸出方程、選定觸發(fā)器的類型，求出電路的狀態(tài)方程、驅(qū)動方程和輸出方程同步時序邏輯電路設(shè)計過程框圖如圖所示同步時序邏輯電路設(shè)計過程框圖如圖所示例例 試設(shè)計一個帶有進(jìn)位輸出端的十三進(jìn)制計數(shù)器。試設(shè)計一個帶有進(jìn)位輸出端的十三進(jìn)制計數(shù)器。解：解：確定輸入輸出變量：確定輸入輸出變量：由于電路沒有輸入變量，故屬于穆爾型同步時序由于電路沒有輸入變量，故屬于穆爾型同步時序電路。設(shè)進(jìn)位輸出信號為電路。設(shè)進(jìn)位輸出信號為C，有進(jìn)位輸出為，有進(jìn)位輸出為C1，無進(jìn)位輸出時，無進(jìn)位輸出時C0。給出狀態(tài)轉(zhuǎn)換圖：給出狀態(tài)轉(zhuǎn)換圖：根據(jù)題意，根據(jù)題意，M13，其狀態(tài)轉(zhuǎn)換圖如圖所示，其狀態(tài)轉(zhuǎn)換圖如圖所

54、示給出狀態(tài)表：給出狀態(tài)表：由于由于M13,故故應(yīng)取應(yīng)取n=4，取其中的，取其中的13個狀態(tài)，個狀態(tài)，不能再簡化。按十進(jìn)制數(shù)取不能再簡化。按十進(jìn)制數(shù)取00001100十三個狀態(tài)，其狀十三個狀態(tài)，其狀態(tài)表為態(tài)表為寫出輸出端的狀態(tài)方程：寫出輸出端的狀態(tài)方程：0Q1Q0001101102Q3Q0CQQQQ/*0*1*2*30111010001/00010/00100/00011/00101/00110/01000/00111/01001/00000/11010/01100/0/ /1011/0根據(jù)狀態(tài)表得出其各輸出次態(tài)的卡諾圖如下根據(jù)狀態(tài)表得出其各輸出次態(tài)的卡諾圖如下各輸出端的卡諾圖及狀態(tài)方程如下各輸

55、出端的卡諾圖及狀態(tài)方程如下0Q1Q00 01101102Q3Q0CQQQQ/*0*1*2*30111010001/00010/00100/00011/00101/00110/01000/00111/01001/00000/11010/01100/0/ /1011/0nnnnnnQQQQQQ0123213)(013201212nnnnnnnnQQQQQQQQnnnnnQQQQQ010111nnnnnQQQQQ020310nnQQC23則可寫出電路的狀態(tài)方程和輸出方程為則可寫出電路的狀態(tài)方程和輸出方程為若選用若選用JK觸發(fā)器，則由于其特性方程為觸發(fā)器，則由于其特性方程為nnnQKQJQ1nnnnn

56、nQQQQQQ0123213nnQQC23nnnnnQQQQQ020310nnnnnQQQQQ010111)(013201212nnnnnnnnQQQQQQQQnnnnnnnnnnnnQKQJQQKQJQQKQJQQKQJQ000010111111222212333313故應(yīng)把上述狀態(tài)方程化為故應(yīng)把上述狀態(tài)方程化為JK觸發(fā)器特性方程的標(biāo)準(zhǔn)形式，即觸發(fā)器特性方程的標(biāo)準(zhǔn)形式，即1)()(023001010132012230123KQQJQKQJQQQKQQJQKQQQJ則可得出各觸發(fā)器的驅(qū)動方程為則可得出各觸發(fā)器的驅(qū)動方程為由驅(qū)動方程可畫出十三進(jìn)制計數(shù)器的邏輯電路，如圖所示由驅(qū)動方程可畫出十三進(jìn)制

57、計數(shù)器的邏輯電路，如圖所示1)()(023001010132012230123KQQJQKQJQQQKQQJQKQQQJ最后，檢查能否自啟動：全部狀態(tài)轉(zhuǎn)換圖如下最后，檢查能否自啟動：全部狀態(tài)轉(zhuǎn)換圖如下電路可以自啟動電路可以自啟動例例 設(shè)計一個串行數(shù)據(jù)檢測器。對它的要求是：連續(xù)輸入設(shè)計一個串行數(shù)據(jù)檢測器。對它的要求是：連續(xù)輸入3個或個或3個以上的個以上的1時時輸出為輸出為1，其它情況下輸出為，其它情況下輸出為0解：設(shè)輸入數(shù)據(jù)為輸入變量，用解：設(shè)輸入數(shù)據(jù)為輸入變量，用X表示；檢測結(jié)果為輸出變量，用表示；檢測結(jié)果為輸出變量，用Y表示，設(shè)表示，設(shè)S0為沒有為沒有1輸入的以前狀態(tài)，輸入的以前狀態(tài)，S1為輸入一個為輸入一個1以后的狀態(tài)，以后的狀態(tài)，S2為輸入兩個為輸入兩個1以后的狀態(tài)，以后的狀態(tài)，S3