算術運算電路

1、14.5.1 半加器和全加器半加器和全加器 半加器半加器 全加器全加器4.5.2 多位數(shù)加法器多位數(shù)加法器 串行進位加法器串行進位加法器 超前進位集成超前進位集成4位加法器位加法器74LS283 *超前進位產生器超前進位產生器741824.5.3 減法運算減法運算 反碼和補碼反碼和補碼 由補碼完成減法運算由補碼完成減法運算4.5.4 集成算術集成算術/邏輯單元舉例邏輯單元舉例24.5.1 半加器和全加器半加器和全加器1 1 0 11 0 0 1+011010011 A B S C HA FA Ai Bi Ci-1 Ci Si 兩個二進制數(shù)相加時，有兩種情況：一種不考慮低位來的進位，兩個二進制數(shù)

2、相加時，有兩種情況：一種不考慮低位來的進位，另一種考慮低位來的進位。加法器也因此分為半加器和全加器。另一種考慮低位來的進位。加法器也因此分為半加器和全加器。半加器半加器全加器全加器兩個兩個4 4 位二進制數(shù)相加的過程位二進制數(shù)相加的過程: :34.5.1 半加器和全加器半加器和全加器1. 半加器（半加器（Half Adder） 不考慮低位進位，將兩個不考慮低位進位，將兩個1位二進制數(shù)位二進制數(shù)A、B相加的器件。相加的器件。 半加器的真值表半加器的真值表 邏輯表達式邏輯表達式 邏輯圖邏輯圖1000C011010101000SBA 表表4.5.1 半加器的真值表半加器的真值表BABAS C = A

3、B A B =1 & C=AB BAS 圖圖4.5.14.5.1（b b）BABAABS ABC 圖圖4.5.1 (a) & & & & 1 A B S C 44.5.1 半加器和全加器半加器和全加器2. 全加器（全加器（Full Adder） 全加器的真值表全加器的真值表 邏輯表達式邏輯表達式1110111010011100101001110100110010100000CiSiCi-1BiAi 全加器真值表全加器真值表 全加器能進行加數(shù)、被加數(shù)和低位來的進位信號相加，全加器能進行加數(shù)、被加數(shù)和低位來的進位信號相加，并根據(jù)求和結果給出該位的進位信號。并

4、根據(jù)求和結果給出該位的進位信號。 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi 5 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi 2. 全加器（全加器（Full Adder） 全加器的真值表全加器的真值表 邏輯表達式邏輯表達式 邏輯圖邏輯圖采用包圍采用包圍0 0的方法進行化簡得的方法進行化簡得 ：11 iiiiiiiCACBBAC Ai Bi Ci-1 1 1 1 Si Ci 1 1 & & 邏輯圖邏輯圖1111 iiiiiiiii

5、iiiiCBACBACBACBAS 圖4.5.3 (b) A i B i C i - 1 C i S i C I C O 6 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 0 Si Ai 00 Bi Ci Ci 0 1 01 11 10 Ai Bi Ci 0 1 00 01 10 11 2. 全加器（全加器（Full Adder） 全加器的真值表全加器的真值表 邏輯表達式邏輯表達式 邏輯圖邏輯圖1111iiiiiiiiiiiiSABCABCABCABC1iiiiSABC11iiiiiiiCABACBC A i B i =1 & & & C i - 1 =1

6、 S i C i 11()()iiiiiiAB CAB C73. 由兩個半加器構成一個全加器由兩個半加器構成一個全加器 A i B i =1 & AB C i - 1 =1 & S i C i 半半 加加 器器 半半 加加 器器 81.1.串行進位加法器串行進位加法器-采用四個采用四個1 1位全加器組成位全加器組成 A0 B0 A1 B1 A2 B2 A3 B3 S0 S1 S2 S3 C-1 0 C3 C0 C1 C2 FA0 FA1 FA2 FA3 如何實現(xiàn)兩個四位二進制數(shù)相加？如何實現(xiàn)兩個四位二進制數(shù)相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =?低位的進

7、位信號送給鄰近高位作為輸入信號，任一位的加法低位的進位信號送給鄰近高位作為輸入信號，任一位的加法運算必須在低一位的運算完成之后才能進行。運算必須在低一位的運算完成之后才能進行。 串行進位加法器運算速度不高。串行進位加法器運算速度不高。 9 2.2.快速加法器、超前進位加法器快速加法器、超前進位加法器 進位輸入是由專門的進位輸入是由專門的“進位門進位門”綜合所有低位綜合所有低位的加數(shù)、被加數(shù)及最低位進入輸入后來提供。的加數(shù)、被加數(shù)及最低位進入輸入后來提供。 換言之，該電路能使每位的進位直接由加數(shù)和換言之，該電路能使每位的進位直接由加數(shù)和被加數(shù)直接產生，而無需等待與低位的進位信號，被加數(shù)直接產生，

8、而無需等待與低位的進位信號，稱之為稱之為“快速加法器快速加法器”或或”超前進位加法超前進位加法器器”。 A0 B0 A1 B1 A2 B2 A3 B3 S0 S1 S2 S3 C-1 0 C3 C0 C1 C2 F A0 F A1 F A2 F A3 C0進進 位位 邏邏 輯輯 C1進進 位位 邏邏 輯輯 C2進進 位位 邏邏 輯輯 C3進進 位位 邏邏 輯輯 A0 B0 C-1 A0 B0 C-1 A1 B1 A2 B2 A0 B0 C-1 A3 B3 A0 B0 C-1 101 iiiiCBAS11 iiiiiiiCBCABAC定義兩個中間變量定義兩個中間變量Gi和和Pi ： Si= Pi

9、 Ci-1 Ci= GiPi Ci-1 Gi= AiBiPi= AiBi 產生變量產生變量 傳輸變量傳輸變量 2.2.快速加法器、超前進位加法器快速加法器、超前進位加法器11 進位信號的產生：進位信號的產生：Si= Pi Ci-1 Ci= GiPi Ci-1 C0= G0+ +P0 C-1 C1= G1+ +P1 C0= G1+ +P1 G0+ P1P0 C-1 C2= G2+ +P2 C1= G2+ +P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+ +P3 C2= G3+ +P3 G2+ P3 P2 G1+ P3P2 P1G0 + P3P2 P1 P0C-1 123

10、. 3. 超前進位集成超前進位集成4 4位加法器位加法器7474LS283LS283 1 & & & & C O (C3) & & 1 & & & P3 S3 = 1 C2 & P2 S2 = 1 & 1 & & P1 S1 S0 = 1 = 1 1 & & 1 & 1 & & B3 A3 B2 A2 B1 A1 B0 A0 C-1 1 1 1 1 1 1 1 1 P0 C1 C0 C-1 邏輯圖邏輯圖133. 3. 超前進位集成超前進位集成4 4位加

11、法器位加法器7474LS283LS283 VCC B3 S3 CO A2 S2 A3 B2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 S1 B0 C1 GND A1 S0 A0 B1 A3 B2 A2 B1 A1 B0 A0 C1 74283 B3 CO S3 S2 S1 S0 74LS283邏輯框圖 74LS283引腳圖144. 4. 超前進位加法器超前進位加法器74LS28374LS283的應用的應用例例1 用兩片用兩片74LS283構成一個構成一個8位二進制數(shù)加法器。位二進制數(shù)加法器。 A4 B4 A5 B5 A6 B6 A7 B7 74283（2）

12、74283（1） C1 CO C1 CO S3 S2 S1 S0 S7 S6 S5 S4 0 C7 S3 S2 S1 S0 S3 S2 S1 S0 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 在片內是超前進位，而片與片之間是串行進位。在片內是超前進位，而片與片之間是串行進位。154. 超前進位加法器超前進位加法器74LS283的應用的應用 B1 B0 B3 B2 A1 A0 A3 A2 S3 74283 S2 S1 S0 C1 CO 0 8421碼輸入碼輸入余余3碼輸出碼輸出1 10 0*例例2

13、. 用用74283構成將構成將8421BCD碼轉換為余碼轉換為余3碼的碼制轉換電路碼的碼制轉換電路 。84218421碼碼余余3 3碼碼000000010010001101000101+0011+0011+0011CO16補碼和反碼的關系式補碼和反碼的關系式 : N補補=N反反+1。 在實際應用中，通常是將減法運算變?yōu)榧臃ㄟ\算來處理，在實際應用中，通常是將減法運算變?yōu)榧臃ㄟ\算來處理，即采用加補碼的方法完成減法運算。即采用加補碼的方法完成減法運算。1. 反碼和補碼反碼和補碼這里只討論數(shù)值碼，即數(shù)碼中不包括符號位。這里只討論數(shù)值碼，即數(shù)碼中不包括符號位。原碼原碼自然二進制碼自然二進制碼反碼反碼將原

14、碼中的所有將原碼中的所有0 0變?yōu)樽優(yōu)? 1，所有，所有1 1變?yōu)樽優(yōu)? 0后的代碼。后的代碼。反碼與原碼的一般關系式：反碼與原碼的一般關系式：N反反=（2n 1） N原原補碼補碼N補補=2n N原原原碼：原碼：0 0 0 1 0 1反碼：反碼：1 1 1 0 1 01 1 1 1 1 1補碼：補碼：1 1 1 0 1 117用全加器采用加補碼完成減法運算用全加器采用加補碼完成減法運算1）A B 0的情況。的情況。 0 1 0 1 A 1 1 1 0 B反反 + 1 1 0 1 0 0 0 0 1 0 0 補碼和反碼的關系式補碼和反碼的關系式 : N補補=N反反+1。進位反相進位反相借位借位2

15、）A B 0的情況。的情況。 0 0 0 1 A 1 0 1 0 B反反 + 1 0 1 1 0 0 借位借位 1 1 1 0 0 進位反相進位反相 0 1 0 1- 0 0 0 1 0 1 0 0 0 0 0 1- 0 1 0 1- 0 1 0 0 結果表明，在結果表明，在AB 0時，時，借位信號為借位信號為0，所得的差就，所得的差就是差的原碼。是差的原碼。在在AB 0時，借位信號為時，借位信號為1，所得的差是差絕對值的補碼。所得的差是差絕對值的補碼。18減法運算的原理減法運算的原理完成完成A與與B的補碼相加。的補碼相加。完成不同情況的差值處理：完成不同情況的差值處理： 0 1 0 1 A

16、1 1 1 0 B反反 + 1 1 0 1 0 0 0 0 0 1 A 1 0 1 0 B反反 + 1 0 1 1 0 0 借位信號為借位信號為0時，差值為正數(shù)，時，差值為正數(shù)，電路以原碼形式輸出，電路以原碼形式輸出，全加器全加器2的輸入加的輸入加0000。 0 1 0 0 + 0 0 0 0 借位信號為借位信號為1時，差值為負數(shù)，時，差值為負數(shù)，需再將求補得差值原碼，即求需再將求補得差值原碼，即求反加反加1。 0 0 1 1 + 1 0 1 0 0 A B 0A B 0A=0101 B=0001A=0001 B=010119由加補碼完成減法運算的減法器的電路由加補碼完成減法運算的減法器的電路 D3 D2 D1 B3 A3 B2 A2 V 借位信號借位信號 B3 B2 B1 B0 =1 =1 =1 =1 A3 A2 A1 A0 四位加法器四位加法器 2 S3 S2 S1 S0 四位加法器四位加法器 1 D3 D2 D1 D0 C-1 1 1 1 1 1 B1 A1 B0 A0 S3 S2 S1 S0 D0 1 20ALU功能：完成一系列的算術運算和邏