砷化鎵與硅半導(dǎo)體制造工藝的差異分析

1、碑化錢與硅半導(dǎo)體制造工藝的差異分析TREND 盎 j00趨勢(shì)掃2003/9廿田趨勢(shì)掃描(erro。情形,因此所制造出來的產(chǎn)品可靠性相對(duì) 提高，其穩(wěn)定性并可解決衛(wèi)星通訊時(shí)暴露于太空 中所招致的輻射問題.目前碑化線在通訊IC應(yīng)用中以手機(jī)的應(yīng)用所 占比率最高，手機(jī)內(nèi)部結(jié)構(gòu)主要可分為基帶 (BASEBAND),中頻()及射頻(RF).高頻通訊信號(hào)自天線接收后，首先經(jīng)過射頻電路處理， 射頻電路主要器件包含功率放大器(PA),低噪聲 放大器(LNA),雙工(Diplexer,Duplexer),TR Switch,聲波表面濾波器(SawFilter)等,因?yàn)樾?直接接觸高頻信號(hào)，這也是移動(dòng)電話結(jié)構(gòu)中碑化

2、錢最能著墨的地方.但近來因硅的RFCMOS技術(shù) 成熟介入，而使得碑化錢在射頻比例逐漸下降，但在PA的應(yīng)用上仍是以碑化錢為主要制造材料 近年來由于無線通訊迅速的發(fā)展，許多中國(guó) 臺(tái)灣地區(qū)廠商相繼投入田一 V族半導(dǎo)體碑化錢產(chǎn)業(yè) 基于中國(guó)臺(tái)灣地區(qū)過去在硅IC制造工藝成功的經(jīng) 驗(yàn)，業(yè)者莫不希望能繼硅半導(dǎo)體后，碎化錢IC產(chǎn) 業(yè)能成為中國(guó)臺(tái)灣地區(qū)另一波IC制造業(yè)的高峰， 此乃因?yàn)槎咄瑸镮C產(chǎn)業(yè)，在工藝技術(shù)方面，有 些硅制造工藝的技術(shù)及設(shè)備可以直接轉(zhuǎn)移到碑化錢 制造工藝上，而中國(guó)臺(tái)灣地區(qū)在硅IC產(chǎn)業(yè)制造工 藝上已有雄厚的基礎(chǔ).雖是如此，但是由于材料不 同的關(guān)系，導(dǎo)致磊晶成長(zhǎng)方式，黃光，蝕刻，金屬 化制造工藝

3、以及后段背面處理等工藝技術(shù)，皆不盡 相同,參考表1,因此以下即以碎化錢制造工藝與 硅制造工藝的技術(shù)面差異進(jìn)行比較，并就中國(guó)臺(tái)灣 地區(qū)碑化錢產(chǎn)業(yè)的發(fā)展進(jìn)行市場(chǎng)面的分析與探討 . 碑化鑲與硅半導(dǎo)體制造工藝差異分析由于材料不同的關(guān)系，碎化線與硅半導(dǎo)體制 造的工藝技術(shù)并不相同.在器件方面，硅12器件 絕大部分是金屬氧化半導(dǎo)體（MOS）器件，因?yàn)?硅最大的優(yōu)勢(shì)可以成長(zhǎng)出品質(zhì)良好的氧化層結(jié)構(gòu)， 利用這層氧化層制造出目前我們最常用的MOS晶體管.而碑化錢雖然無法成長(zhǎng)出良好的氧化層結(jié)構(gòu)，但有先天的高電子遷移率的材料特性優(yōu)勢(shì)，及可利用不同的III-V族元素組成不同的能帶結(jié)構(gòu)，而設(shè)計(jì)出異質(zhì)接面(heterojun

4、ction)器件,這些特性使得IIIV族材料發(fā)展出極高速各種不同的電子器件，如高電子遷移率晶體管(HEMT)和異質(zhì)接面雙載子晶體管(HBT)等，目前碎化錢IC產(chǎn)業(yè) 即是以此類異質(zhì)接面器件為最主要產(chǎn)品.硅MOS制造方式主要是在硅基板上，經(jīng)由熱氧化形成氧化層，再經(jīng)離子布植摻雜形成主動(dòng)層及毆姆接觸，其后經(jīng)金屬化及金屬蝕刻I2藝技術(shù)制作出MOS器件.但碎化錢制造工藝卻大不相同，如碎化錢HEMT器件其主動(dòng)層主要是以M0CVD或MBE的磊晶成長(zhǎng)方式，成長(zhǎng)出所要的磊晶結(jié)構(gòu)經(jīng)由離子布植或蝕刻的方式制作絕緣層，再鍍上資料來源:2002年通iK產(chǎn)業(yè)研討會(huì)；工業(yè)技術(shù)研究院mK(2003/05) 奧姆金屬，并經(jīng)由高溫

5、退火形成良好的奧姆接觸.門極制作 是先經(jīng)門46簍 2003/9TRENDANALYS趨勢(shì)掃描極蝕刻，其后鍍上蕭基接觸金屬，經(jīng)由掀離(lift 一主動(dòng)層，即使是有磊晶 成長(zhǎng)(如 BipolarJunctionoff)的方式完成門極電極.金屬連接導(dǎo)線是以電鍍傳輸線及空氣橋結(jié)構(gòu)完成，最后使用PECVD成長(zhǎng)氮化硅(SiN)保護(hù)層，同時(shí)并有極為復(fù)雜的后段 背面處理工藝技術(shù)，包含半導(dǎo)體磨薄，背面穿孔， 濺鍍連接導(dǎo)線等.半導(dǎo)體制造工藝完成后，最后切 割形成IC或單獨(dú)器件.圖1為HEMT器件前端及 Transistor,BJT)皆是以cVD為主,并無精確控制 其接口成分的必要性.另外目前新興以硅錯(cuò)(SiGe)

6、 材料為主的BiCMOS制造工藝，其磊晶成長(zhǎng)主要以 uHVcVD技術(shù)為主，成長(zhǎng)時(shí)需在工藝技術(shù)中使用 選擇性成長(zhǎng)方式以便與CMOS技術(shù)集成，因此并無 像碑化錢磊晶一般有專業(yè)代工廠成長(zhǎng)磊晶層. 后端工藝技術(shù)的流程介紹，以下就各個(gè)制造工藝部 微影制造工藝分硅和碑化錢IC不同處作簡(jiǎn)單的探討在一般微影制造工藝方面，碎化錢也有很多前段工藝技術(shù)的差異主動(dòng)層的形成 由于目前碎化錢器件市場(chǎng)定位以高性能特性取勝，因此器件皆以異質(zhì)接面方式成長(zhǎng)為主，以求 達(dá)到最佳的器件功能，目前器件以HEMT及HBT 為市場(chǎng)主流，主要都是以磊晶成長(zhǎng)方式完成.在磊晶方面，由于碑化和硅制造工藝不同的地方，目前碑化錢代工以4英 寸及6英寸

7、較多，大部分工藝技術(shù)是使用步進(jìn)機(jī) (stepper床曝光形成高分辨率的圖案，而有少數(shù) 幾層制造工藝，如HEMT的0.15微米以下的門極 制造工藝,是使用電子束微影工藝技術(shù)，此外半導(dǎo) 體后段背面處理工藝技術(shù)，則是使用接觸式曝光 機(jī)(contactaligner)完成.在光源方面，目前碑化IcR02O03,9>TRENDASlS趨勢(shì)掃描錢是使用I-line的燈源，而在硅IC廠商中小線寬工 藝技術(shù)使用的深紫外線（DeepuV）光源,由于目 前造價(jià)昂貴，且碑化錢小線寬Ic需求量不是很大， 因此一般碎化錢廠商很少使用此光源.在半導(dǎo)體 載具方面，目前硅基板最大尺寸為12英寸，而碑 化錢最大只有6英寸

8、，且由于碑化線半導(dǎo)體較硅半 導(dǎo)體易碎，所以機(jī)臺(tái)在自動(dòng)置人碎化錢半導(dǎo)體時(shí), 移動(dòng)速度需要較慢，才不會(huì)導(dǎo)致碎化錢芯片碎裂， 因此雖然碎化錢使用的I line步進(jìn)機(jī)大致與硅使用 者相同，機(jī)臺(tái)的載具仍需經(jīng)過特殊改裝.由于碑化 錢目前只有6英寸廠，因此步進(jìn)機(jī)大半都是選購(gòu)硅 6英寸廠舊機(jī)器改裝.在光學(xué)微影部分，最特別的是碑化錢HEMT 器件中的門極（gate應(yīng)屬，基于器件功能要求線 寬須小于0.2微米，同時(shí)需形成T型門極以降低電 阻,所以需要用到電子束（e-beam）©t影技術(shù).電 子束微影系統(tǒng)的優(yōu)點(diǎn)在于可以曝出非常精準(zhǔn)，高 分辨率及尺寸很小的線寬，約小于0.15微米，同 時(shí)重復(fù)性及正品率皆高，

9、但是缺點(diǎn)為機(jī)臺(tái)造價(jià)昂 貴且量產(chǎn)速度較慢.由于碑化錢目前只有HEMT 這一道門極制造工藝需要用到電子束微影系統(tǒng)， 所以較不會(huì)影響到產(chǎn)能.在電子束微影光阻選擇 方面，一般是使用PMMA系列，通常需使用多層 光阻制造工藝，以達(dá)到小線寬萬型門極,掀離(lift off)制造工藝的要求.而在硅IC制造工藝中，目前并沒有使用到電 子束微影系統(tǒng)，主要因?yàn)樗枰【€寬層數(shù)很多， 若使用電子束微影量產(chǎn)速度過慢，相對(duì)的成本也 會(huì)跟著提高，同時(shí)電子束微影工藝技術(shù)每一層都 需要尋找電子束的對(duì)準(zhǔn)標(biāo)記，若使用在硅制造工 藝上會(huì)有無法找到對(duì)準(zhǔn)標(biāo)記問題，所以硅IC制造 工藝中，目前并沒有用到電子束微影技術(shù).而在微 48 粵

10、MI 粵 CRO-2003/9小線寬上，硅IC系使用相位移光罩(PSM)技術(shù)， 配合deepuV步進(jìn)機(jī)生產(chǎn).金屬化制造工藝在金屬導(dǎo)線方面，目前硅IC制造工藝中都是使用蝕刻金屬的方式來定義導(dǎo)線位置，先沉積整 片的金屬層，再由光阻定義導(dǎo)線位置，經(jīng)由蝕刻的 方式來形成導(dǎo)線 用此方式可以得到較干凈，正品 率較高的IC.但是碎化錢器件的金屬層結(jié)構(gòu)復(fù)雜， 通常使用多層金屬，才能達(dá)到規(guī)格的要求.n型碑 化錢的奧姆接觸(Ohmiccontact)的金屬化制造工 藝,一般使用金錯(cuò)/銀/金(AuGe/Ni/Au)系統(tǒng)，止匕乃因碎化錢的摻雜質(zhì)在碎化錢的溶解度不夠高 不易形成低電阻的奧姆接觸.不像硅表面只要經(jīng) 由離子

11、布植摻雜較高濃度的雜質(zhì)(dopant)就可 容易的形成奧姆接觸.因llt:n型碎化錢需要高溫退 火形成金鑄合金，才能得到良好的奧姆接觸特性. 門極簫基接觸(Schottkycontact)金屬化制造工藝，一般使用鈦/鉗/金(Ti/Pt/Au)等多層金屬，由于 金屬層復(fù)雜非常不容易蝕刻，所以一般碎化錢制 造工藝都使用掀離(1ift off)技術(shù)來形成奧姆，蕭 基接觸金屬及連接導(dǎo)線金屬及金屬化制造工藝. 金屬掀離技術(shù)是碑化錢金屬化最主要的工藝 技術(shù)，此技術(shù)不用干式蝕刻方式，可減少干式蝕刻 造成表面的破壞傷害，因此較不易產(chǎn)生表面狀態(tài) (surfacestate)造成器件特性退化.掀離技術(shù)有高 分辨率

12、，能夠形成小線寬，但缺點(diǎn)為和硅制造工藝 由蝕刻所定義出的導(dǎo)線比較下正品率較差.金屬 掀離技術(shù)之制造的方式為：先旋轉(zhuǎn)涂布上單層或 雙層對(duì)光不同靈敏度的光阻，經(jīng)由軟烤，曝光定義 出所要留的金屬圖案后，經(jīng)顯影后光阻會(huì)形成底 切(undercut)的2構(gòu)，再利用電子束蒸鍍(electronTRENDANALY趨勢(shì)掃描be鋤evaporation）方式完成此制造工藝，因?yàn)殡?子束蒸鍍較有方向性，鍍上金屬后，再浸泡在丙酮 內(nèi)，則溶劑會(huì)滲入有光阻的部分而使金屬在光阻 上的部分掀離，最后留下所定義的金屬導(dǎo)線，因此一般金屬掀離制造工藝，皆以電子束蒸鍍方式為主，圖2為掀離技術(shù)示意圖.在鍍金屬薄膜設(shè)備方面，一般碎化

13、錢制造工藝常用兩種機(jī)臺(tái)，一是電子束蒸鍍機(jī)（electron beamevaporator）另為濺鍍機(jī)（sputter）.如前 述碑化錢的奧姆金屬，簫基金屬，連接導(dǎo)線等，需 要用到掀離技術(shù)，就必須使用垂直方向性較好的 電子束蒸鍍機(jī).而碑化錢還有和硅不同的制造工 藝背面穿孔（viahole）接地工藝技術(shù)，需要使用階梯覆蓋性（stepcoverage較好的機(jī)臺(tái)，來 確定連接金屬不會(huì)斷線，所以需使用濺鍍機(jī)，使金 屬能夠完全覆蓋孔洞.另外，使用濺鍍機(jī)可以鍍上 熔點(diǎn)較高的金屬如鴇金屬等，而電子束蒸鍍則較不易鍍高熔點(diǎn)的金屬.離子布植技術(shù)碑化錢IC制造工藝中離子布植亦是極重要的一環(huán)，在器件間絕緣（isolat

14、ion）方面，碎化錢是使用離子布植的方式打人氨離子等，使碎化錢材料電阻值變大，達(dá)到器件間絕緣效果.而硅制造工藝并不是利用離子布植的方式絕緣，而是用挖溝梢的方式，在洞內(nèi)成長(zhǎng)絕緣介質(zhì)材料造成絕緣的效果.碎化錢的離子布植除了應(yīng)用在器件間的絕緣部分外，還有用在MESFET的信道層（channel）形成奧姆接觸的高摻雜濃度層，及P型緩沖絕緣層等.而HBT器件由于是屬于垂直結(jié)構(gòu)，主 動(dòng)局域（activeregion舷深，所以在作離子布植絕 緣時(shí),需要用較高的能量約200400keY使用較 輕元素的氨離子，才能夠植入較深達(dá)到絕緣效果一般碎化錢的離子布植，使用能量較高，甚至達(dá) 400keV,而離子布植機(jī)一般使

15、用中，低電流為主， 此與硅IC制造工藝使用高電流離子布植機(jī)不同 蝕刻工藝技術(shù)碎化錢制造工藝中有干式蝕刻和濕式蝕刻 其中濕式蝕刻應(yīng)用在一些碎化錢材料本身的蝕刻 上，為制造工藝上極為關(guān)鍵的步驟.碑化錢濕式蝕 刻基本上有非等方向的本質(zhì)(anisotropic),其使用 的蝕刻化學(xué)溶液和硅制造工藝不同，如硅是使用 硝酸與氫氟酸的昆合溶液來進(jìn)行蝕刻，而碑化錢 可以用磷酸，雙氧水與水的混合溶液蝕刻.比較特 492003/9 iS趨勢(shì)掃描別的是，由于碑化錢為二元化合物，在不同面蝕刻 后形狀會(huì)不一樣，隨著不同平面，不同方向，不同 溶液侵蝕，蝕刻后的形狀可能為V字型，亦可能為 底切(undercut)形狀.不同

16、形狀對(duì)金屬導(dǎo)線連接 會(huì)有影響，例如跨平臺(tái)端的導(dǎo)線是底切那面的話， 就會(huì)發(fā)生斷線問題，另外不同的蝕刻后平面形狀 對(duì)器件的電性也會(huì)有影響，所以在光罩金屬線路 設(shè)計(jì)上，需要特別注意蝕刻的非等方向性.在干式蝕刻方面，一般硅IC在制造過程中會(huì) 蝕刻材料層硅，氧化層,介電層和金屬等材料，而碎化錢器件制造工藝中的干式蝕刻主要是以III.V族半導(dǎo)體材料，介電層和光阻等為主，一般金屬并 不以干式侵蝕.而使用的機(jī)臺(tái)和硅制造工藝類似， 通常普遍使用的設(shè)備為活性離子反應(yīng)器(Reactive IonEtCher,RIE)和感應(yīng)耦合式電漿蝕刻機(jī) (InductivelyCoupledPlasmaReactor,ICP痔，

17、蝕 刻不同材料時(shí)所用的反應(yīng)氣體不同，如硅制造工 藝中要蝕刻硅或是二氧化硅時(shí)，使用四氟化碳 和氧氣(o)，而碑化錢制造工藝中蝕刻碑化錢使用三氯化硼(BCI)或六 氟化硫(s)等,蝕刻光阻則使用氧氣 電漿l其中孔洞(viahole)蝕刻及氮化錢 (GaN)材料蝕刻時(shí)需要較高的蝕刻速率， 通常以ICP蝕刻為主.在碑化錢 HEMT和MESFET器件制 造工藝中，需要有門極蝕刻(gaterecess) 工藝技術(shù),可以減少門極和源極間電阻， 并且增加器件操作時(shí)的崩潰電壓 (breakdownvoltage)但此制造工藝需要 準(zhǔn)確的控制蝕刻深度及蝕刻后表面的平整 度，臨界電壓才會(huì)平均，也不會(huì)有表面狀 態(tài)而造

18、成漏電流及電流無法截止(pinch 一5O2OO3/9off)的狀況，硅IC并沒有此門極蝕刻制造工藝.圖 3為HEMT器件門極蝕刻位置圖，此制造工藝目前 可使用干式和濕式蝕刻的方式來蝕刻門極，濕式 蝕刻不會(huì)造成表面材料的傷害，但是整片蝕刻深 度不均勻，且再現(xiàn)性較差，較不穩(wěn)定，目前解決辦 法可以在中間多成長(zhǎng)一層蝕刻停止層(etchstop layer),可以有效的控制蝕均勻刻深度.而干式蝕刻雖有較佳的選擇性侵蝕，可以均 勻的控制蝕刻深度，并且再現(xiàn)性較高，但是有可能 造成表面的傷害和污染，目前可以在干式蝕刻加 溶液稍濕式蝕刻，以減少表面?zhèn)?，并得較佳的侵 蝕均勻度.而碑化錢器件中，對(duì)表面狀態(tài)較不敏

19、感 的低噪聲放大器(LownoiseAmplifier,LNA) HEMT可以使用干式蝕刻來蝕刻門極，因?yàn)槠骷?信道層(channe1在磊晶層內(nèi)，對(duì)表面狀態(tài)較不影 響，而用在高功率的PowerMESFET對(duì)器件表面 狀態(tài)較敏感，所以必須使用濕式蝕刻.D空氣橋技術(shù) 在金屬多層連接導(dǎo)線方面，由于硅器件集成 度較碎化錢來的高，為了各器件的電路連結(jié),5,6 層的金屬導(dǎo)線是必備技術(shù)，目前硅IC是使用鋁金 屬導(dǎo)線及低電阻的銅導(dǎo)線技術(shù)；而金屬層間的介 電質(zhì)材料，為使電容變小以降低Rc延遲時(shí)間，因 此會(huì)使用lowk介電材料.而為使多層導(dǎo)線能順利 制造，硅IC還有平坦化制造工藝使表面平坦，以 利于聚焦及微影工藝

20、技術(shù).而碑化錢為微波器件，具工藝技術(shù)的IC集成 度并不像硅IC-,只需要23層導(dǎo)線就足夠， 目前大都是使用金導(dǎo)線，而為了使碎化錢器件在 操作更高頻率時(shí)能降低RC延遲時(shí)間，一般使用空 氣橋(airbridge)結(jié)構(gòu)制造工藝，因?yàn)榭諝獾慕殡?常數(shù)為最低值為1,可使電容為最小.除此外電鍍 的傳輸線一般以金為主，厚度約23微米,如止匕 可使電阻變小，可以有效的增加高頻特性，這些都 是硅制造工藝中所未使用的技術(shù).背面與后段工藝技術(shù)差異分析碎化錢雖然電子速度較快，但由于導(dǎo)熱系數(shù) 較硅來的小所以散熱較差，在高頻操作時(shí)會(huì)造成 器件溫度太高，而影響到電性，所以碑化錢在做完 前段工藝技術(shù)后，有后段背面處理工藝技術(shù)

21、.背面處理制造工藝通常為利于器 件散熱而將基板磨 薄，一般低噪聲器件 約磨薄至100微米， TRENDANALYS 趨勢(shì)掃描而功率器件由于操作時(shí)溫度較高，需磨薄至50微 米散熱較好.此外，為減少高頻打線的電感效應(yīng)， 通常以穿孔方式接地，此工藝技術(shù)使用ICP干式蝕 刻進(jìn)行背面穿孔（viahole）,再以濺鍍的方式鍍上 連接導(dǎo)線，因?yàn)R鍍薄膜階梯覆蓋性較好，才不會(huì)有 斷線問題，將導(dǎo)線以最短的距離連接到背面.由于 背面孔洞接地傳輸距離最短，在高頻時(shí)才有良好 的電性，這也是和硅制造工藝中不一樣的地方，以 下說明碑化錢半導(dǎo)體背面處理的工藝技術(shù)： 半導(dǎo)體薄化技術(shù)半導(dǎo)體薄化的目的是為了達(dá)到較佳的散熱性 及電性

22、，通常會(huì)將芯片磨薄至150或100m左右 的厚度.碎化錢器件操作時(shí)，會(huì)在極微小的局域內(nèi)產(chǎn)生很多的熱量，這些熱量通常是經(jīng)由碑化錢背面?zhèn)鞒?但是碑化錢半導(dǎo)體的導(dǎo)熱性并不佳，因此須將芯片磨薄，讓熱量盡速傳遞到導(dǎo)熱性良好的金屬層，達(dá)到良好的散熱.電性上的考慮，是因?yàn)樵?MMIC 中，微傳導(dǎo)帶(microstriptransmissionline)的尺寸和芯片厚度有關(guān)，厚度越大，晶粒(chips)的尺寸也相對(duì)須增大不符成本.而且背面 蝕刻穿孔,通常也僅適用于較薄的芯片.半導(dǎo)體薄化可采用半導(dǎo)體研磨(Wafergrinding),半導(dǎo)體研削(waferlapping),半導(dǎo)體拋表2中國(guó)臺(tái)灣地區(qū)半導(dǎo)體廠技術(shù)領(lǐng)

23、|曩注:一已完成開發(fā)O開發(fā)中x未有開發(fā)計(jì)劃資料來源：工業(yè)技術(shù)研究院機(jī)械所；工業(yè)技術(shù)研究院IEK(2003/06)512OO3,9DlS趨勢(shì)掃描光(waferpolishing),濕式蝕刻等方法，其中以半導(dǎo)體研磨的效率較高且廣被使用.由于III/V族材料(如GaAs)研磨后產(chǎn)生的粉塵會(huì)有礙人體健康，因此需要經(jīng)過處理.半導(dǎo)體研磨時(shí)，會(huì)造成芯片表層的微缺陷（surfaceandsub-surfacedefect）這些缺陷及表面殘留應(yīng)力，可經(jīng)由半導(dǎo)體拋光或濕式蝕刻的方式將其去除.半導(dǎo)體背面蝕刻穿孔與金屬化制造工藝接將芯片內(nèi)的晶粒切割分立，此技術(shù)廣泛使用于硅半導(dǎo)體白處理上.由于碑化線半導(dǎo)體較薄，因此有些

24、碎化錢半導(dǎo)體廠采用畫線及折斷（scribe&break）技術(shù)進(jìn)行切割一一借助半導(dǎo)體定位平臺(tái)的精確水平移動(dòng)，利用鉆石刀具在化合物半導(dǎo)體芯片上下運(yùn)動(dòng)配合來進(jìn)行劃線切割，再以滾輪或壓棒施壓于芯片背面，達(dá)到垂直折斷使晶粒完整分立.由于畫線及折斷的方法屬干式制造工藝（dicing須使用切削液來冷卻溫度）較不會(huì)有污背面穿孔的目的是將正面的金屬和背面的接地染芯片的疑慮，并且浪費(fèi)的材料也較少.連接起來，當(dāng)半導(dǎo)體磨薄后攜著在背面鍍上光阻，借助半導(dǎo)體背面圖案和正面圖案的對(duì)準(zhǔn)進(jìn)行曝光，制作出所要的圖形，接著用干式蝕刻方式，蝕刻到正面的金屬墊（metalpad）為止，然后將光阻去除.蝕刻穿孔大致分成濕

25、式蝕刻及干式蝕刻兩種方法，濕式蝕刻是等向性蝕刻（若不考慮晶格結(jié)構(gòu)方向所產(chǎn)生的影響），會(huì)有底切的現(xiàn)象，使蝕刻出的底孔過大，但對(duì)金屬的蝕刻選擇性較佳.干式蝕 刻可從事非等向性蝕刻，可作較高寬/深比的孔 洞.MMIC的背孔工藝技術(shù)，通常使用干式蝕刻， 尤其是反應(yīng)式離子蝕刻(reactiveionetching,RIE). 常用的干式蝕刻設(shè)備，包括感應(yīng)耦合電漿蝕刻機(jī) (ICP),電子回旋共振式電漿蝕刻機(jī)(ECR)等. 當(dāng)背面穿孑L完成后，就可使用濺鍍方式在背面 鍍上一層薄金屬，然后再用電鍍方式鍍至所需厚 度.角度太直的孔洞會(huì)使濺鍍金屬無法良好沉積于 孔洞側(cè)壁，因此前制造工藝所蝕刻的孔洞需有稍微 的傾斜

26、角度在背面金屬化后，再利用微影，蝕刻 的制造工藝將切割道(sawstreet/scribeline)勺金屬 (Au)去除掉，讓后續(xù)的切割制造工藝更容易進(jìn)行. 在半導(dǎo)體切割部分可分為兩種，第一種技術(shù) 為半導(dǎo)體切割技術(shù)(dicingsaw),使用旋轉(zhuǎn)刀具直 522OO3,9中國(guó)臺(tái)灣地區(qū)目前有四家廠商投注 于碑化鉞代工雖然目前全球主要通訊IC廠商大部分均為集 成器件制造商模式，自行生產(chǎn)芯片并搭配自有系 統(tǒng)產(chǎn)品，但在預(yù)期全球手機(jī)市場(chǎng)仍有45億支的 需求且市場(chǎng)在未來數(shù)年仍將成長(zhǎng)的狀況下，看好 專業(yè)代工制造將有其市場(chǎng)空間，近年來三五族半 導(dǎo)體半導(dǎo)體廠相繼成立，也使得中國(guó)臺(tái)灣地區(qū)成 為全球碑化錢專業(yè)代工的重

27、鎮(zhèn).中國(guó)臺(tái)灣地區(qū)的碎化錢代工業(yè)者在19982000年間如雨后春筍般先后投資設(shè)立，目前中國(guó) 臺(tái)灣地區(qū)有四家碑化錢代工業(yè)者：宏捷(AWSC), 穩(wěn)懋(win),全球聯(lián)合通信(GeT),尚達(dá)(Suntek), 其中穩(wěn)懋和全球聯(lián)合通信兩家一開始即以6英寸碑化錢半導(dǎo)體技術(shù)切人，宏捷，尚達(dá)則是由4英寸半 導(dǎo)體開始生產(chǎn)，在工藝技術(shù)上大半專注于HBT制 造工藝，產(chǎn)品應(yīng)用上多以手機(jī)的功率放大器為主.中國(guó)臺(tái)灣地區(qū)廠商投入碑化錢產(chǎn)業(yè)的半導(dǎo)體代工業(yè)務(wù)廠商中，其中速度較快的穩(wěn)懋半導(dǎo)體首先 于2000資1億美元，興建全球首座6英寸碑化 錢半導(dǎo)體廠，年產(chǎn)規(guī)模為10萬片.而在南科的宏捷科技在2000年4月完成4英寸碎化錢半導(dǎo)

28、體生產(chǎn) 線,目前已為美商SkyWorks代工產(chǎn)品，提供2m HBT的工藝技術(shù)，以及量產(chǎn)制作單晶微波集成電路 (MMIC)模塊.而另一家由大眾集團(tuán)投資的碑化錢 代工廠全球聯(lián)合通信(a),除手機(jī)PAMMICgF, 近來也積極接觸sAwfilter,光纖DWDM系統(tǒng)用的 AWG代工機(jī)會(huì)，并也朝向微機(jī)電方面發(fā)展.中國(guó)臺(tái)錢代工產(chǎn)業(yè)，歷經(jīng)23年的技術(shù)與市場(chǎng)的發(fā)展，盡管目前在技術(shù)，制 造工藝掌握等方面多已就緒，然因產(chǎn)品認(rèn)證期較長(zhǎng)，無 線通訊產(chǎn)業(yè)景氣發(fā)展低迷，市場(chǎng)產(chǎn)能過剩，集成器件 制造商廠釋單情況仍相當(dāng)暖味等因素影響，使2O02年 中國(guó)臺(tái)灣地區(qū)多數(shù)碎化錢代工業(yè)者發(fā)展仍看不到成長(zhǎng) 以2002年各家碎化錢半導(dǎo)體代工業(yè)者營(yíng)收比較,以穩(wěn)懋營(yíng)收約人民幣0.6億元位居中國(guó)臺(tái)灣地 區(qū)同業(yè)首位，盡管2002年?duì)I收較2001年有倍數(shù)的 成長(zhǎng)，然以整體碎化錢產(chǎn)業(yè)來說，市場(chǎng)供過于求的 態(tài)勢(shì)仍然持續(xù)，加上國(guó)際集成器件制造商大廠委 外釋出代工訂單的意愿仍相當(dāng)保守，是促使中國(guó) 臺(tái)灣地區(qū)碎化錢代工業(yè)者發(fā)展不如預(yù)期的主因.由于目前無線主要通訊技術(shù)掌控在國(guó)外大廠手中，如碑化錢前三大廠 RFMD,Vitesse, TriQuint,2001年市占率三者合計(jì)即超過四成，因 此技