計(jì)算機(jī)組織與結(jié)構(gòu)名詞解釋講述

1、注：全手動(dòng)整理，也許有錯(cuò)第一章集成電路：把一個(gè)電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導(dǎo)體晶片或介質(zhì)基片上，然后封裝在一個(gè)管殼內(nèi)，成為具有所需電路功能的微型結(jié)構(gòu)系列機(jī)：基本指令系統(tǒng)相同、基本體系結(jié)構(gòu)相同的一系列不同型號(hào)的計(jì)算機(jī)。通用機(jī)：指不是專(zhuān)為某一領(lǐng)域而設(shè)計(jì)的，能適應(yīng)各種應(yīng)用的要求的計(jì)算機(jī)虛擬機(jī)：指通過(guò)軟件模擬的具有完整硬件系統(tǒng)功能的、運(yùn)行在一個(gè)完全隔離環(huán)境中的完整計(jì)算機(jī)系統(tǒng)。第二章定點(diǎn)數(shù)：在運(yùn)算過(guò)程中，其小數(shù)點(diǎn)位置始終不會(huì)發(fā)生移動(dòng)的小數(shù)浮點(diǎn)數(shù)：表示小數(shù)的一種方法，小數(shù)點(diǎn)的位置不固定階碼：在機(jī)器中表示一個(gè)浮點(diǎn)數(shù)時(shí)需要給出指數(shù)，這個(gè)指數(shù)用整數(shù)形式表示，這

2、個(gè)整數(shù)叫做階碼尾數(shù)：浮點(diǎn)數(shù)的小數(shù)部分規(guī)格化：通過(guò)修改階碼并同時(shí)移動(dòng)尾數(shù)的方法使得浮點(diǎn)數(shù)具有唯一的表示方式、滿(mǎn)足一定的規(guī)范溢出：指運(yùn)算結(jié)果大于計(jì)算機(jī)能表示的范圍字節(jié)： 計(jì)算機(jī)信息技術(shù)用于計(jì)量存儲(chǔ)容量和傳輸容量的一種計(jì)量單位，1個(gè)字節(jié)等于8位二進(jìn)制。字：由若干個(gè)字節(jié)構(gòu)成，字的位數(shù)叫做字長(zhǎng)，字是計(jì)算機(jī)進(jìn)行數(shù)據(jù)處理和運(yùn)算的單位舍入處理：浮點(diǎn)運(yùn)算在對(duì)階或右規(guī)時(shí)，對(duì)右移的位進(jìn)行的處理方式，IEEE754采用的方法有：就近舍入、朝舍入、朝舍入、朝0舍入數(shù)據(jù)校檢碼：為保證數(shù)據(jù)的完整性，用一種指定的算法對(duì)原始數(shù)據(jù)計(jì)算出的校驗(yàn)值檢錯(cuò)碼：在傳輸過(guò)程中發(fā)生錯(cuò)誤后，在接收端能自動(dòng)檢查并發(fā)現(xiàn)錯(cuò)誤的編碼糾錯(cuò)碼：在傳輸過(guò)程中

3、發(fā)生錯(cuò)誤后能在收端自行發(fā)現(xiàn)或糾正的碼第三章機(jī)器指令：CPU能直接識(shí)別并執(zhí)行的指令，它的表現(xiàn)形式是二進(jìn)制編碼。機(jī)器指令通常由操作碼和操作數(shù)兩部分組成，操作碼指出該指令所要完成的操作，即指令的功能，操作數(shù)指出參與運(yùn)算的對(duì)象，以及運(yùn)算結(jié)果所存放的位置等。指令系統(tǒng)：計(jì)算機(jī)硬件的語(yǔ)言系統(tǒng)，也叫機(jī)器語(yǔ)言，指機(jī)器所具有的全部指令的集合，它是軟件和硬件的主要界面，反映了計(jì)算機(jī)所擁有的基本功能有效地址：即EA，是一16位無(wú)符號(hào)數(shù)，表示操作數(shù)所在單元到段首的距離即邏輯地址的偏移地址.尋址方式：處理器根據(jù)指令中給出的地址信息來(lái)尋找物理地址的方式。指令字長(zhǎng)：指機(jī)器指令中二進(jìn)制代碼的總位數(shù)。指令字長(zhǎng)取決于操作碼的長(zhǎng)度、

4、操作數(shù)地址的長(zhǎng)度和操作數(shù)地址的個(gè)數(shù)。不同的指令有不同的字長(zhǎng)。CISC：復(fù)雜指令計(jì)算機(jī)，指采用一整套計(jì)算機(jī)指令進(jìn)行操作的計(jì)算機(jī)，每個(gè)微處理器的核心是運(yùn)行指令的電路。RISC：精簡(jiǎn)指令集計(jì)算機(jī)。特點(diǎn)是所有指令的格式都是一致的，所有指令的指令周期也是相同的，并且采用流水線技術(shù)。這類(lèi)計(jì)算機(jī)對(duì)指令數(shù)目和尋址方式都做了精簡(jiǎn)，使其實(shí)現(xiàn)更容易，指令并行執(zhí)行程度更好，編譯器的效率更高。第四章RAM：即隨機(jī)存取存儲(chǔ)器，是與CPU直接交換數(shù)據(jù)的內(nèi)部存儲(chǔ)器，也叫主存(內(nèi)存)。它可以隨時(shí)讀寫(xiě)，而且速度很快，通常作為操作系統(tǒng)或其他正在運(yùn)行中的程序的臨時(shí)數(shù)據(jù)存儲(chǔ)媒介。ROM：即只讀存儲(chǔ)器，在正常工作條件下，對(duì)單元內(nèi)容只讀不

5、可寫(xiě)，用于存儲(chǔ)操作系統(tǒng)的內(nèi)核，屬于非易失性存儲(chǔ)器。存儲(chǔ)單元：存放一個(gè)機(jī)器字的所有存儲(chǔ)元集合存儲(chǔ)周期：連續(xù)啟動(dòng)兩次讀或?qū)懖僮魉栝g隔的最小時(shí)間。存儲(chǔ)器的兩個(gè)基本操作為讀出與寫(xiě)入，是指將信息在存儲(chǔ)單元與存儲(chǔ)寄存器(MDR)之間進(jìn)行讀寫(xiě)。存儲(chǔ)器從接收讀出命令到被讀出信息穩(wěn)定在MDR的輸出端為止的時(shí)間間隔，稱(chēng)為取數(shù)時(shí)間TA；兩次獨(dú)立的存取操作之間所需的最短時(shí)間稱(chēng)為存儲(chǔ)周期TMC。存儲(chǔ)層次：采用不同的技術(shù)實(shí)現(xiàn)的存儲(chǔ)器，處在離CPU不同距離的層次上，目標(biāo)是達(dá)到離CPU最近的存儲(chǔ)器的速度，最遠(yuǎn)的存儲(chǔ)器的容量程序的局部性原理：是指程序在執(zhí)行時(shí)呈現(xiàn)出局部性規(guī)律，即在一段時(shí)間內(nèi)，整個(gè)程序的執(zhí)行僅限于程序中的某一部

6、分。相應(yīng)地，執(zhí)行所訪問(wèn)的存儲(chǔ)空間也局限于某個(gè)內(nèi)存區(qū)域。表現(xiàn)為時(shí)間局部性和空間局部性。Cache：一種特殊的存儲(chǔ)器，它由Cache 存儲(chǔ)部件和Cache控制部件組成。Cache 存儲(chǔ)部件一般采用與CPU同類(lèi)型的半導(dǎo)體存儲(chǔ)器件，存取速度非?？臁５谖逭峦鈬O(shè)備：計(jì)算機(jī)系統(tǒng)中除主機(jī)外的其他設(shè)備。I/O接口：CPU和I/O設(shè)備之間交換信息的媒介和橋梁,由若干專(zhuān)用寄存器和相應(yīng)的控制邏輯電路構(gòu)成。I/O端口：I/O接口擁有數(shù)量不等的端口，這些端口有統(tǒng)一且唯一的地址編碼，CPU通過(guò)這些端口與外設(shè)進(jìn)行數(shù)據(jù)交換。中斷：指當(dāng)出現(xiàn)需要時(shí)，CPU暫時(shí)停止當(dāng)前程序的執(zhí)行轉(zhuǎn)而執(zhí)行處理新情況的程序和執(zhí)行過(guò)程。中斷向量：由硬件

7、產(chǎn)生的中斷標(biāo)識(shí)碼，是中斷源的識(shí)別標(biāo)志，可用來(lái)形成相應(yīng)的中斷服務(wù)程序的入口地址或存放中斷服務(wù)程序的首地址單級(jí)中斷：所有的中斷源都屬于同一級(jí)，在執(zhí)行過(guò)程不允許其他中斷源再打斷中斷服務(wù)子程序，只有該中斷服務(wù)程序執(zhí)行完畢之后，才能響應(yīng)其他中斷。多級(jí)中斷：計(jì)算機(jī)根據(jù)各中斷事件的輕重緩急程度不同而分成若干級(jí)別，每一中斷分級(jí)分配給一個(gè)優(yōu)先權(quán)。優(yōu)先權(quán)高的中斷級(jí)可以打斷優(yōu)先權(quán)低的中斷服務(wù)程序，以程序嵌套方式進(jìn)行工作。中斷嵌套：中斷系統(tǒng)正在執(zhí)行一個(gè)中斷服務(wù)時(shí)，有另一個(gè)優(yōu)先級(jí)更高的中斷提出中斷請(qǐng)求，這時(shí)會(huì)暫時(shí)終止當(dāng)前正在執(zhí)行的級(jí)別較低的中斷源的服務(wù)程序，去處理級(jí)別更高的中斷源，待處理完畢，再返回到被中斷了的中斷服務(wù)

8、程序繼續(xù)執(zhí)行，這個(gè)過(guò)程就是中斷嵌套。DMA：存儲(chǔ)器直接訪問(wèn)，一種高速的數(shù)據(jù)傳輸操作，允許在外部設(shè)備和存儲(chǔ)器之間直接讀寫(xiě)數(shù)據(jù)，既不通過(guò)CPU，也不需要CPU干預(yù)。整個(gè)數(shù)據(jù)傳輸操作在一個(gè)稱(chēng)為"DMA控制器"的控制下進(jìn)行。通道：獨(dú)立于CPU的專(zhuān)門(mén)I/O控制的處理機(jī)，控制設(shè)備與內(nèi)存直接進(jìn)行數(shù)據(jù)交換。它有自己的通道命令，可由CPU執(zhí)行相應(yīng)指令來(lái)啟動(dòng)通道，并在操作結(jié)束時(shí)向CPU發(fā)出中斷信號(hào)。磁道：磁道是一組記錄密度不同的同心圓。當(dāng)磁盤(pán)旋轉(zhuǎn)時(shí)，磁頭若保持在一個(gè)位置上，則每個(gè)磁頭都會(huì)在磁盤(pán)表面劃出一個(gè)圓形軌跡，這些圓形軌跡就叫做磁道扇區(qū)：磁盤(pán)上的每個(gè)磁道被等分為若干個(gè)弧段，這些弧段便是磁盤(pán)

9、的扇區(qū)。扇區(qū)是硬盤(pán)讀寫(xiě)的基本單位。磁盤(pán)存儲(chǔ)密度：分為道密度和位密度。道密度指沿磁盤(pán)徑向單位長(zhǎng)度上的磁道數(shù)。位密度指磁道單位長(zhǎng)度上能記錄的二進(jìn)制代碼位數(shù)。磁盤(pán)訪問(wèn)時(shí)間：分成三部分尋道時(shí)間Ts，旋轉(zhuǎn)延時(shí)時(shí)間Tr和傳輸時(shí)間Tt。磁盤(pán)數(shù)據(jù)傳輸率：指磁盤(pán)存儲(chǔ)器在單位時(shí)間內(nèi)向主機(jī)傳送數(shù)據(jù)內(nèi)的字節(jié)數(shù)，傳輸率D=rN。r為磁盤(pán)旋轉(zhuǎn)速度，N為每條磁道容量RAID：即磁盤(pán)陣列，由很多價(jià)格較便宜的磁盤(pán)，組合成一個(gè)容量巨大的磁盤(pán)組，利用個(gè)別磁盤(pán)提供數(shù)據(jù)所產(chǎn)生加成效果提升整個(gè)磁盤(pán)系統(tǒng)效能。第六章總線：是計(jì)算機(jī)各種功能部件之間傳送信息的公共通信干線，它是由導(dǎo)線組成的傳輸線束， 按照計(jì)算機(jī)所傳輸?shù)男畔⒎N類(lèi)，計(jì)算機(jī)的總線可以

10、劃分為數(shù)據(jù)總線、地址總線和控制總線，分別用來(lái)傳輸數(shù)據(jù)、數(shù)據(jù)地址和控制信號(hào)?？偩€是一種內(nèi)部結(jié)構(gòu)，它是cpu、內(nèi)存、輸入、輸出設(shè)備傳遞信息的公用通道，主機(jī)的各個(gè)部件通過(guò)總線相連接，外部設(shè)備通過(guò)相應(yīng)的接口電路再與總線相連接，從而形成了計(jì)算機(jī)硬件系統(tǒng)。局部總線：在CUP與高速緩存之間設(shè)置的一條專(zhuān)用總線，又稱(chēng)為存儲(chǔ)總線。外部總線：計(jì)算機(jī)與外部設(shè)備連接的常用方式，接口標(biāo)準(zhǔn)有SCSI、IEEE1394、USB等前端總線：將CPU連接到北橋的總線第七章指令周期：執(zhí)行一條指令所需要的時(shí)間，一般由若干個(gè)機(jī)器周期組成，是從取指令、分析指令到執(zhí)行完所需的全部時(shí)間。機(jī)器周期：又稱(chēng)作CPU周期，指令執(zhí)行過(guò)程中的每一步操作都對(duì)應(yīng)著一個(gè)機(jī)器周期。時(shí)鐘周期：也稱(chēng)為振蕩周期，定義為時(shí)鐘頻率的倒數(shù)。時(shí)鐘周期是計(jì)算機(jī)中最基本的、最小的時(shí)間單位。在一個(gè)時(shí)鐘周期內(nèi)，CPU僅完成一個(gè)最基本的動(dòng)作。節(jié)拍：一個(gè)CPU時(shí)鐘周期也成稱(chēng)為節(jié)拍微操作：執(zhí)行部件接受微命令后所執(zhí)行的操作微命令：控制部件通過(guò)控制線向