第3章STM32F10x最小系統(tǒng)1

1、第第3章章 STM32F10 x“最小系統(tǒng)最小系統(tǒng)”（1）3.1“最小系統(tǒng)”概述“最小系統(tǒng)”的概念，應(yīng)該與微電子、電路集成和計算機(jī)等技術(shù)的發(fā)展歷史密切相關(guān)的概念；對于當(dāng)前的大多數(shù)微控制器而言，“最小系統(tǒng)”稱為嵌入式微控制器“核心模塊”似乎更貼切一些；嵌入式微控制器的核心模塊，主要指硬件層中的嵌入嵌入式微式微處理器處理器存儲器存儲器（SDRAM、ROM、Flash等等）通用通用I/O接口（用于外接設(shè)備）接口（用于外接設(shè)備）控制電路控制電路：電源電路電源電路時鐘電路時鐘電路其他外圍電路（最小系統(tǒng)基本功能正常工作所必需，如調(diào)試系統(tǒng)，其他外圍電路（最小系統(tǒng)基本功能正常工作所必需，如調(diào)試系統(tǒng)，USART

2、等）等）甚至，也可以包括支持上述硬件正常工作的必要的系統(tǒng)底層軟件。3.1 “最小系統(tǒng)最小系統(tǒng)”概述（續(xù)）概述（續(xù)） ARM的Cortex-M3處理器是最新一代的32位嵌入式ARM RISC處理器，提供額外的代碼效率，它為實現(xiàn)微控制器提供了低成本的平臺、縮減的管腳數(shù)目、較低的系統(tǒng)功耗，同時提供卓越的計算性能和先進(jìn)的中斷系統(tǒng)。 STM32F10 xx系列系列擁有內(nèi)置的擁有內(nèi)置的ARM Cortex-M3核心核心。STM32F10 x系列產(chǎn)品硬件配置STM32F10 x系列產(chǎn)品編號STM32F10 x-*容量產(chǎn)品（術(shù)語）STM32F103 功能框圖（1）STM32F103 功能框圖（2）最小系統(tǒng)的概

3、念最小系統(tǒng)的概念什么是最小系統(tǒng)？什么是最小系統(tǒng)？ 在盡可能減少上層應(yīng)用的情況下，能夠使系在盡可能減少上層應(yīng)用的情況下，能夠使系統(tǒng)運行的最小化模塊配置。統(tǒng)運行的最小化模塊配置。從概念來看，最小系統(tǒng)”應(yīng)該在微控制器發(fā)展初始階段提出；隨著嵌入式系統(tǒng)的不斷發(fā)展，最小系統(tǒng)”的概念似乎已經(jīng)與科技飛速發(fā)展的現(xiàn)實應(yīng)用有所不符； 這里，提出/重溫這一概念，主要是從學(xué)習(xí)的角度出發(fā)?；诨贛CS-51嵌入式最小系統(tǒng)：嵌入式最小系統(tǒng)： 電源，晶振，復(fù)位電路（電源，晶振，復(fù)位電路（+調(diào)試系統(tǒng)？）調(diào)試系統(tǒng)？）以以Cortex-M3處理器處理器為例，為例，嵌入式最小系統(tǒng)的構(gòu)成模塊？嵌入式最小系統(tǒng)的構(gòu)成模塊？ 基于基于Co

4、rtex-M3的最小系統(tǒng)的最小系統(tǒng) 最小系統(tǒng)的組成：最小系統(tǒng)的組成： 電源、時鐘、復(fù)位電路、存儲系統(tǒng)、調(diào)試系統(tǒng)。 時鐘模塊時鐘模塊通常經(jīng)ARM內(nèi)部鎖相環(huán)進(jìn)行相應(yīng)的倍頻，以提供系統(tǒng)各模塊運行所需的時鐘頻率輸入 Flash存儲模塊存儲模塊存放啟動代碼、操作系統(tǒng)和用戶應(yīng)用程序代碼 SDRAM模塊模塊為系統(tǒng)運行提供動態(tài)存儲空間，是系統(tǒng)代碼運行的主要區(qū)域 JTAG模塊模塊實現(xiàn)對程序代碼的下載和調(diào)試 UART模塊模塊實現(xiàn)對調(diào)試信息的終端顯示 復(fù)位模塊復(fù)位模塊實現(xiàn)對系統(tǒng)的復(fù)位其中：Cortex-M3微處理器微處理器、FLASH和和SDRAM模塊是嵌入式最小系統(tǒng)的核心部分模塊是嵌入式最小系統(tǒng)的核心部分。MPU

5、（微處理器單元）FlashSRAMTimerResetJTAGUARTPower基于基于Cortex-M3的的STM32F10 x最小系統(tǒng)最小系統(tǒng)最小系統(tǒng)之于學(xué)習(xí)的重要性最小系統(tǒng)之于學(xué)習(xí)的重要性 學(xué)習(xí)、理解的起點學(xué)習(xí)、理解的起點對于基于Cortex-M3的微控制器來說，微處理器體系架構(gòu)相同并且具有通用的外圍電路基于Cortex-M3內(nèi)核的嵌入式（最?。┫到y(tǒng)的設(shè)計原則及方法基本相同最小系統(tǒng)是嵌入式系統(tǒng)最基本、最核心的部分嵌入式最小系統(tǒng)在整個系統(tǒng)的開發(fā)中具有著至關(guān)重要的作用 深入深入學(xué)習(xí)的基礎(chǔ)學(xué)習(xí)的基礎(chǔ)基于最小系統(tǒng)的擴(kuò)展微處理器MPU(Micro Processing Unit)與眾多外設(shè)的連接方

6、式以及應(yīng)用代碼的開發(fā)最小系統(tǒng)的學(xué)習(xí)內(nèi)容最小系統(tǒng)的學(xué)習(xí)內(nèi)容3.1 最小系統(tǒng)概述3.23.2 電源及控制（含復(fù)位電源及控制（含復(fù)位電路）電路）3.2.13.2.1 供電方案供電方案3.2.23.2.2 供電監(jiān)控器供電監(jiān)控器3.2.33.2.3 復(fù)位電路復(fù)位電路3.2.43.2.4 電壓調(diào)壓器電壓調(diào)壓器3.2.53.2.5 通過通過I/OI/O端口配置方式端口配置方式降低降低功耗功耗3.33.3 存儲器存儲器與總線與總線架構(gòu)架構(gòu)3.3.13.3.1 概述概述3.3.23.3.2 存儲器映像存儲器映像3.3.33.3.3 啟動啟動模式設(shè)置模式設(shè)置3.3.43.3.4 Bit-bandBit-band操

7、作操作3.43.4 時鐘系統(tǒng)時鐘系統(tǒng)3.4.13.4.1 概述概述3.4.23.4.2 定時器定時器3.4.33.4.3 RTCRTC3.4.43.4.4 系統(tǒng)時鐘監(jiān)控與切換系統(tǒng)時鐘監(jiān)控與切換3.53.5 中斷和事件中斷和事件3.63.6 JTAGJTAG與與USARTUSART調(diào)試模調(diào)試模塊塊3.6.13.6.1 JTAGJTAG模塊模塊3.6.23.6.2 USARTUSART模塊模塊3.73.7 固件庫介紹固件庫介紹3.2 電源及控制（含復(fù)位電路電源及控制（含復(fù)位電路） Cortex-M3主要用于對功耗和成本特別敏感的應(yīng)用領(lǐng)域，專門針對性能要求不斷增加的嵌入式應(yīng)用所設(shè)計：汽車電子與車身控

8、制系統(tǒng)；工業(yè)控制、醫(yī)療器械、信息家電、無線傳感網(wǎng)絡(luò)等。 Cortex-M3主要指標(biāo)：0.19W/MHz，1.25DMIPS/MHz 51單片機(jī)： 0.5W/MHz，0.083DMIPS/MHz 若達(dá)到5DMIPS的性能：Cortex-M3：工作頻率只需4MHz，功耗0.76W；51：工作頻率需60MHz，功耗30W； STM32F103處理器系統(tǒng)頻率為72MHz，處理器性能可達(dá)到90DMIPS，此時Cortex-M3功耗約14W左右。 VDD：主電源：主電源/工作電壓工作電壓； VSS：主電源主電源/工作電壓地；工作電壓地； VDDA ：獨立電源：獨立電源； VSSA：獨立電源地：獨立電源地；

9、 VBAT ：電池供電。：電池供電。3.2 電源及電源及控制（續(xù)）控制（續(xù)） 可見，基于Cortex-M3的STM32F10 x系列產(chǎn)品在性能和功耗上達(dá)到了很高的水平，特別是用于低功耗的無線通信領(lǐng)域。 問題是：怎樣才能達(dá)到低功耗的目的？采取了哪些技術(shù)措施？3.2.1 供電方案供電方案 主電源主電源/ /工作電壓工作電壓 VDD = 2.0至3.6V：通過內(nèi)置調(diào)壓器提供1.8V的電源，供內(nèi)核使用；3.3V供I/O管腳使用。 電池供電電池供電VBAT = 2.0至3.6V：若VDD掉電，將由VBAT為RTC、備份寄存器供電。 VDDA，VSSA= 2.0至3.6V：分別連接到VSS和VDD；為AD

10、C、復(fù)位模塊、RC振蕩器和PLL的模擬部分供電；使用ADC時， VDD不得小于2.4V。VREF+的電壓范圍2.4V VDDA ， VREF-引腳若有（根據(jù)封裝而定），必須連接到VSSA。 注：注： VDDA ：獨立電源；：獨立電源；VSSA：獨立電源地。：獨立電源地。3.2.2 供電監(jiān)控器供電監(jiān)控器供電監(jiān)控器（續(xù)）供電監(jiān)控器（續(xù)） STM32內(nèi)部集成了上電復(fù)位(POR，Power On Reset)/掉電復(fù)位(PDR，Power Down Reset)電路，該電路始終處于工作狀態(tài)，保證系統(tǒng)在供電超過2V時工作； 當(dāng)VDD低于設(shè)定的閥值(VPOR/VPDR)時，置器件于復(fù)位狀態(tài)，而不必使用外部

11、復(fù)位電路。供電監(jiān)控器（續(xù)）供電監(jiān)控器（續(xù)） 上電復(fù)位上電復(fù)位(POR，Power On Reset) 掉掉電復(fù)位電復(fù)位(PDR，Power Down Reset)1mstRSTTEMPO4.5ms，典型，典型數(shù)值是數(shù)值是2.5ms供電監(jiān)控器（續(xù)）供電監(jiān)控器（續(xù)） 在VDD電壓由低向高由低向高上升越過規(guī)定的閥值VPOR之前，保持芯片復(fù)位，當(dāng)越過這個閥值后tRSTTEMPO秒（待電源可靠供電），才開始取復(fù)位向量，并執(zhí)行指令。 在VDD電壓由高向低由高向低下降越過規(guī)定的閥值VPDR后，將在芯片內(nèi)部產(chǎn)生復(fù)位。 供電監(jiān)控器（續(xù)）供電監(jiān)控器（續(xù)）可編程電壓可編程電壓監(jiān)測器監(jiān)測器 PVD 可編程可編程電壓監(jiān)

12、測器電壓監(jiān)測器(PVD，Programmable Voltage Detector)， 監(jiān)視VDD供電并與閥值VPVD比較， 當(dāng)當(dāng)VDD低于低于或高于閥或高于閥值值VPVD時時將根據(jù)外部中斷第將根據(jù)外部中斷第16線的線的上升上升/下降邊沿觸發(fā)設(shè)置，產(chǎn)生下降邊沿觸發(fā)設(shè)置，產(chǎn)生PVD中斷。中斷。 P166頁頁 中斷處理中斷處理程序程序可以發(fā)出警告信息或?qū)⑽⒖刂破鬓D(zhuǎn)入安全模式，但需要通過程序開啟PVD。 電源控制電源控制/狀態(tài)寄存器（狀態(tài)寄存器（PWR_CSR）中的PVOD標(biāo)志位用來表明VDD是否低于或高于閥值VPVD 。3.2.3 STM32F103 復(fù)位電路NRST: 外部異步復(fù)位引腳外部異步復(fù)

13、位引腳系統(tǒng)系統(tǒng)復(fù)位復(fù)位 STM32內(nèi)含復(fù)位電路支持，當(dāng)任意一個下列事件發(fā)生時都將引起系統(tǒng)自動復(fù)位： NRST引腳出現(xiàn)低電平（外部復(fù)位）；引腳出現(xiàn)低電平（外部復(fù)位）； 看門狗計時器計時終止（看門狗計時器計時終止（WWDG復(fù)位）；復(fù)位）； 獨立看門狗計數(shù)終止（獨立看門狗計數(shù)終止（IWDG復(fù)位）；復(fù)位）； 軟件復(fù)位（軟件復(fù)位（SW復(fù)位）；復(fù)位）； 低功耗管理復(fù)位。低功耗管理復(fù)位。 可通過查詢控制/狀態(tài)寄存器RCC_CSR中的復(fù)位標(biāo)志來識別復(fù)位源。 系統(tǒng)復(fù)位后將清除時鐘控制器CSR中的復(fù)位標(biāo)志和備用域寄存器之外的所有寄存器。3.2.4 電壓調(diào)壓器電壓調(diào)壓器電壓調(diào)壓器的三種操作電壓調(diào)壓器的三種操作模式模

14、式：主模式（主模式（MRMR）：又稱“運行模式運行模式（Run Mode）”或“調(diào)節(jié)模調(diào)節(jié)模式式”。 用于CPU正常的運行操作 以正常功耗模式，向內(nèi)核、內(nèi)存、外設(shè)供給1.8V電源。低功耗模式（低功耗模式（LPRLPR）： 用于CPU “停止（機(jī)）模式（停止（機(jī)）模式（StopStop ModeMode）”。 當(dāng)CPU無任務(wù)需要處理時，以低功耗模式供1.8V電源，以保持SRAM、寄存器等的內(nèi)容。 一般可以根據(jù)最低電源消耗、最快速啟動時間和可用的喚醒源等條件，選定最佳低功耗模式。掉電（關(guān)斷）模式掉電（關(guān)斷）模式： 用于CPU“待機(jī)模式（待機(jī)模式（StandbyStandby ModeMode）”。

15、 調(diào)壓器的輸出為高阻狀態(tài)，停止內(nèi)核電路供電，調(diào)壓器處于零消耗狀態(tài)，除待機(jī)電路和備份域外，寄存器和SRAM的內(nèi)容將丟失。STM32F103xx的的低功耗模式低功耗模式睡眠睡眠模式模式： 只有CPU停止工作，所有外設(shè)繼續(xù)運行，在中斷/事件發(fā)生時喚醒CPU。停止（機(jī)）模式：停止（機(jī)）模式： 允許以最小的功耗來保持保持SRAM和寄存器的內(nèi)容和寄存器的內(nèi)容。 停止所有內(nèi)部停止所有內(nèi)部1.8V部分的供電部分的供電，PLL，HSI和HSE的 RC振蕩器被禁能，調(diào)壓器被置為低功耗模式。 設(shè)備可以通過外部中斷線從停止模式喚醒。外部中斷源可以使16個外部中斷線之一、PVD輸出、RTC鬧鐘，或者USB喚醒信號。P1

16、66待機(jī)模式：待機(jī)模式： 追求最少的功耗，內(nèi)部調(diào)壓器被關(guān)閉，這樣1.8V區(qū)域斷電區(qū)域斷電。 PLL,HSI和HSE RC振蕩器被關(guān)閉。 進(jìn)入待機(jī)模式之后，除了備份寄存器和待機(jī)電路，SRAM和寄存器的和寄存器的內(nèi)容也會丟失內(nèi)容也會丟失。 當(dāng)外部復(fù)位（NRST引腳）、IWDG復(fù)位、WKUP引腳出現(xiàn)上升沿或者RTC鬧鐘時間到時，設(shè)備退出待機(jī)模式。 進(jìn)入停止模式或者待機(jī)模式時，RTC, IWDG和相關(guān)的時鐘源不會和相關(guān)的時鐘源不會停止停止。3.3 存儲器與總線存儲器與總線架構(gòu)架構(gòu)4.3.14.3.1 概述概述4.3.24.3.2 存儲器映像存儲器映像4.3.24.3.2 啟動模式設(shè)置啟動模式設(shè)置4.3

17、.34.3.3 Bit-bandBit-band操作操作STM32F103 系列產(chǎn)系列產(chǎn)品基本品基本架架構(gòu)構(gòu)3.3.1 概述概述 STM32的各外圍模塊與Cortex-M3內(nèi)核，通過各類總線連接在一起，形成一個有機(jī)的整體。 程序存儲器、數(shù)據(jù)存儲器、寄存器和輸入輸出端口被組織在同一個 4GB的線性地址空間內(nèi)。3.3.1 概述（續(xù)）概述（續(xù)）（1）四四個驅(qū)動單元個驅(qū)動單元：ICode總線總線(I-bus) 該總線將Cortex-M3內(nèi)核的指令總線與Flash指令接口相連接。指令預(yù)取在此總線上完成。DCode總線總線(D-bus) 將Cortex-M3內(nèi)核的DCode總線與閃存存與閃存存儲器的數(shù)據(jù)接

18、口儲器的數(shù)據(jù)接口相連接，用于常量加載和調(diào)試訪問。D-Code接口包含CPU_Lite接口和對閃存訪問控制器的仲裁器提出訪問請求的邏輯電路。D-Code的訪問優(yōu)先于預(yù)取指令的訪問的訪問優(yōu)先于預(yù)取指令的訪問。System總線總線(S-bus) 連接Cortex-M3內(nèi)核與總線矩陣，總線矩陣協(xié)調(diào)著內(nèi)核和DMA間的訪問。通用通用DMA總線總線 (GP-DMA bus) 將DMA的AHB主控接口與總線矩陣相聯(lián)，協(xié)調(diào)CPU的DCode和DMA到SRAM、閃存和外設(shè)的訪問。3.3.1 概述（續(xù)）概述（續(xù)）（2）四個四個被被動動單元單元： 內(nèi)部內(nèi)部SRAM 內(nèi)部內(nèi)部閃存存儲器閃存存儲器 FSMC （靈活的靜態(tài)

19、存儲器控制器）（靈活的靜態(tài)存儲器控制器） AHB到到APB的橋的橋(AHB2APBx)，它連接所，它連接所有的有的APB設(shè)備設(shè)備兩個AHB/APB橋在AHB和2個APB總線間提供同步連接。APB1操作速度限于36MHz，APB2操作于全速72MHz。 3.3.1 概述（續(xù)）概述（續(xù)）（3）總線矩陣總線矩陣總線矩陣用來將處理器與調(diào)試接口、外部總線相連?？偩€矩陣與ICode總線、DCode總線、System總線、DMA總線等外部總線相連?？偩€矩陣采取輪詢算法仲裁、協(xié)調(diào)內(nèi)核System總線和DMA主控總線之間的訪問。AHB外設(shè)通過總線矩陣與系統(tǒng)總線相連，允許DMA訪問。3.3.1 概述（續(xù)）概述（續(xù)

20、） 總線矩陣有“循環(huán)優(yōu)先調(diào)度循環(huán)優(yōu)先調(diào)度”、“多層結(jié)構(gòu)和總線挪用多層結(jié)構(gòu)和總線挪用”兩個主要特性，實現(xiàn)系統(tǒng)性能的最大化和減少延時。“循環(huán)優(yōu)先調(diào)度循環(huán)優(yōu)先調(diào)度”，用以確保DMA不長時間占用總線和CPU可以在任何一個時鐘周期訪問所有的從總線。否則，會影響指令的單周期執(zhí)行和執(zhí)行過程中在周期級上“中斷”正在運行的代碼?！岸鄬咏Y(jié)構(gòu)多層結(jié)構(gòu)”允許多個主設(shè)備同時執(zhí)行數(shù)據(jù)傳輸，只要它們尋址不同的從模塊，提高了數(shù)據(jù)并行性；“總線挪用總線挪用”，用于協(xié)調(diào)CPU和DMA的數(shù)據(jù)訪問，提高二者并發(fā)工作的性能。3.3.1 概述（續(xù)）概述（續(xù)）總線總線矩陣還可以實現(xiàn)以下控制功能矩陣還可以實現(xiàn)以下控制功能： 將將非對齊的處理

21、器訪問轉(zhuǎn)換為對齊訪問；非對齊的處理器訪問轉(zhuǎn)換為對齊訪問； 將將bit-band別名訪問轉(zhuǎn)換為對別名訪問轉(zhuǎn)換為對bit-band區(qū)的訪問區(qū)的訪問：進(jìn)行位域提取以進(jìn)行bit-band加載和進(jìn)行原子“讀-修改-寫”以進(jìn)行 bit-band 存儲； 寫寫緩沖：緩沖：總線矩陣包含一個單入口寫緩沖區(qū)，該緩沖區(qū)使得處理器內(nèi)核不受到總線延遲的影響。3.3.2 STM32F103存儲器映像存儲器映像 STM32F103寄存器組起始地址起始地址起始地址外設(shè)外設(shè)總線總線寄存器映像寄存器映像0 x4002 2400 - 0 x4002 3FFF保留AHB參見相應(yīng)章節(jié)0 x4002 2000 - 0 x4002 23F

22、F閃存存儲器接口0 x4002 1400 - 0 x4002 1FFF保留0 x4002 1000 - 0 x4002 13FF復(fù)位和時鐘控制0 x4002 0400 - 0 x4002 0FFF保留0 x4002 0000 - 0 x4002 03FFDMA0 x4001 3C00 - 0 x4001 3FFF保留APB1APB20 x4001 3800 - 0 x4001 3BFFUSART10 x4001 3400 - 0 x4001 37FF保留0 x4001 3000 - 0 x4001 33FFSPI10 x4001 2C00 - 0 x4001 2FFFTIM1時鐘0 x4001

23、 2800 - 0 x4001 2BFFADC20 x4001 2400 - 0 x4001 27FFADC10 x4001 2000 - 0 x4001 1FFF保留0 x4001 1800 - 0 x4001 1BFFGPIO端口E0 x4001 1400 - 0 x4001 17FFGPIO端口D0 x4001 1000 - 0 x4001 13FFGPIO端口C0X4001 0C00 - 0 x4001 0FFFGPIO端口B0 x4001 0800 - 0 x4001 0BFFGPIO端口A0 x4001 0400 - 0 x4001 07FFEXTI0 x4001 0000 - 0

24、 x4001 03FFAFIO0 x4000 8000 - 0 x4000 77FF保留0 x4000 7000 - 0 x4000 73FF電源控制0 x4000 6C00 - 0 x4000 6FFF后備寄存器(BKP)0 x4000 6800 - 0 x4000 6BFF保留0 x4000 6400 - 0 x4000 67FFbxCAN0 x4000 6000 - 0 x4000 63FFUSB的SRAM 256x16位0 x4000 5C00 - 0 x4000 5FFFUSB寄存器0 x4000 5800 - 0 x4000 5BFFI2C20 x4000 5400 - 0 x40

25、00 57FFI2C10 x4000 5000 - 0 x4000 4FFF保留0 x4000 4800 - 0 x4000 4BFFUSART30 x4000 4400 - 0 x4000 47FFUSART20 x4000 4000 - 0 x4000 3FFF保留0 x4000 3800 - 0 x4000 3BFFSPI20 x4000 3400 - 0 x4000 37FF保留0 x4000 3000 - 0 x4000 33FF獨立看門狗(IWDG)0 x4000 2C00 - 0 x4000 2FFF窗口看門狗(WWDG)0 x4000 2800 - 0 x4000 2BFFRT

26、C0 x4000 2400 - 0 x4000 0FFF保留0 x4000 0800 - 0 x4000 0BFFTIM4定時器0 x4000 0400 - 0 x4000 07FFTIM3定時器0 x4000 0000 - 0 x4000 03FFTIM2定時器3.3.2 存儲器存儲器映像（續(xù)）映像（續(xù)） 低密度低密度閃存模塊的組織模塊模塊名稱名稱地址地址大小大小(字字節(jié)節(jié))主存儲塊頁00 x0800 0000 - 0 x0800 03FF1K頁10 x0800 0400 - 0 x0800 07FF1K頁20 x0800 0800 - 0 x0800 0BFF1K頁30 x0800 0C0

27、0 - 0 x0800 0FFF1K頁40 x0800 1000 - 0 x0800 13FF1K頁頁310 x0800 7000 - 0 x0800 73FF1K信息塊系統(tǒng)存儲器系統(tǒng)存儲器0 x1FFF F000 - 0 x1FFF F7FF 2K用戶選擇字節(jié)0 x1FFF F800 - 0 x1FFF F80F16閃存接口寄存器FLASH_ACR0 x4002 2000 - 0 x4002 20034FALSH_KEYR0 x4002 2004 - 0 x4002 20074FLASH_OPTKEYR0 x4002 2008 - 0 x4002 200B4FLASH_SR0 x4002 2

28、00C - 0 x4002 200F4FLASH_CR0 x4002 2010 - 0 x4002 20134FLASH_AR0 x4002 2014 - 0 x4002 20174保留0 x4002 2018 - 0 x4002 201B4FLASH_OBR0 x4002 201C - 0 x4002 201F4FLASH_WRPR0 x4002 2020 - 0 x4002 202343.3.2 存儲器存儲器映像（續(xù)）映像（續(xù)） 中中密度密度閃存模塊的組織模塊模塊名稱名稱地址地址大小大小(字字節(jié)節(jié))主存儲塊頁00 x0800 0000 - 0 x0800 03FF1K頁10 x0800 0

29、400 - 0 x0800 07FF1K頁20 x0800 0800 - 0 x0800 0BFF1K頁30 x0800 0C00 - 0 x0800 0FFF1K頁40 x0800 1000 - 0 x0800 13FF1K頁頁1270 x0801 FC00 - 0 x0801 FFFF 1K信息塊系統(tǒng)存儲器系統(tǒng)存儲器0 x1FFF F000 - 0 x1FFF F7FF2K用戶選擇字節(jié)0 x1FFF F800 - 0 x1FFF F80F16閃存接口寄存器FLASH_ACR0 x4002 2000 - 0 x4002 20034FALSH_KEYR0 x4002 2004 - 0 x400

30、2 20074FLASH_OPTKEYR0 x4002 2008 - 0 x4002 200B4FLASH_SR0 x4002 200C - 0 x4002 200F4FLASH_CR0 x4002 2010 - 0 x4002 20134FLASH_AR0 x4002 2014 - 0 x4002 20174保留0 x4002 2018 - 0 x4002 201B4FLASH_OBR0 x4002 201C - 0 x4002 201F4FLASH_WRPR0 x4002 2020 - 0 x4002 202343.3.2 存儲器存儲器映像（續(xù)）映像（續(xù)） 高高密度密度閃存模塊的組織模塊模

31、塊名稱名稱地址地址大小大小(字字節(jié)節(jié))主存儲塊頁00 x0800 0000 - 0 x0800 07FF2K頁10 x0800 0800 - 0 x0800 0FFF 2K頁20 x0800 1000 - 0 x0800 17FF 2K頁30 x0800 0C00 - 0 x0800 0FFF 2K頁40 x0800 1800 - 0 x0800 1FFF 2K頁1270 x0801 F800 - 0 x0801 FFFF 2K信息塊系統(tǒng)存儲器系統(tǒng)存儲器0 x1FFF F000 - 0 x1FFF F7FF 2K用戶選擇字節(jié)0 x1FFF F800 - 0 x1FFF F80F 16閃存接口寄存器FLASH_ACR0 x4002 2000 - 0 x4002 20034FALSH_KEYR0 x4002 2004 - 0 x4002 20074FLASH_OPTKEYR0 x4002 2008 - 0 x4002 20