計(jì)算機(jī)組織與體系結(jié)構(gòu)課后習(xí)題答案

1、體系結(jié)構(gòu)課后習(xí)題答案第二章1,設(shè)A,B,C的內(nèi)存地址分別是Ai,Bi,Ci,i從1到1000LOAD M (Ai)ADD M (Bi)STOR M(Ci)2, a LOAD M (2)00000001|000000000010b一次3,在IAS機(jī)上讀取一個(gè)值的過(guò)程如下：IR中操作碼控制總線，存儲(chǔ)器地址X MAR,MAR中值地址總線X中數(shù)據(jù)數(shù)據(jù)總線，數(shù)總線地址MBR寫(xiě)入一個(gè)值：IR中操作碼控制總線，存儲(chǔ)器地址X MAR,MAR值地址總線MBR值數(shù)據(jù)總線，數(shù)據(jù)總線值X4,程序代碼：LOAD M(0FA)ADD M(0FB)LOAD M(0FA)JUMP +M(08D,0:19)LOAD也(0FA)

2、ADD M(0FB)程序代碼意圖：首先裝入0FA值，然后與0FB相加，再裝入0FA值，假設(shè)AC中值非負(fù),取0FA左指令再裝入一(0FA)將0FB的值相加后裝入AC中5,如下圖8儲(chǔ)器M控制電路6,便于同時(shí)存取兩個(gè)連續(xù)地址序號(hào)的存儲(chǔ)單元，提高訪問(wèn)速度7, (1)存儲(chǔ)器數(shù)據(jù)傳輸率快了32倍(2)數(shù)據(jù)通道最大數(shù)目增大了一倍(3)單通道最大數(shù)據(jù)傳輸速率提升了5倍。各種技術(shù)的使用，提升了整機(jī)的性能。8,答復(fù)正確，但是不適合用戶理解。MAC機(jī)的時(shí)鐘速率是1.2ghz, P4為2.4ghz,而時(shí)鐘速率在一定程度上反映了計(jì)算機(jī)的執(zhí)行速度，所以P4的機(jī)器可能是目前最符合用戶要求的機(jī)型。9,在這種表示方法中，10個(gè)

3、管表示了十個(gè)數(shù)字，而使用二進(jìn)制可以表示錯(cuò)誤！未找到引用源。個(gè)數(shù)字10,(畫(huà)圖)略11,MIPS=錯(cuò)誤！未找到引用源。*錯(cuò)誤！未找到引用源。12, LMIPS=錯(cuò)誤！未找到引用源。*錯(cuò)誤！未找到引用源。. . CPI(VAX)=5,CPI(IBM)=1.39ICQ錯(cuò)誤！未找到引用源。13, CPI=(1+2+2+2)/錯(cuò)誤！未找到引用源。=7*錯(cuò)誤！未找到引用源。MIPS=錯(cuò)誤！未找到引用源。*錯(cuò)誤！未找到引用源。=錯(cuò)誤！未找到引用源。*錯(cuò)誤！未找到引用源。=5.71*錯(cuò)誤！未找到引用源。T=7*錯(cuò)誤！未找到引用源。*錯(cuò)誤！未找到引用源。=1.75*錯(cuò)誤！未找到引用源。14, a:算術(shù)平均法適用

4、于較多程序，抖動(dòng)較大調(diào)和平均發(fā)適用于較少程序，抖動(dòng)較小b:計(jì)算機(jī)A Ra=1/4X(100+0.1+0.2+1)25 MIPSRb=4/(1/100+10+5+1)=0.25 MIPS計(jì)算機(jī)B Ra=1/4X (10+0.1+1 + 1/8)=3.06Rb=4/(0.1 + 1+ 10+ 8) = 0.21計(jì)算機(jī)C Ra=1/4X (5+5+2+1)=3.25Rb=4/(0.2+0.2+0.5+1)= 2.1故CAB第三章1步驟一存儲(chǔ)器CPU和器1 00111pc2 5940ac3 260011 ir5 00036步驟二存儲(chǔ)器CPU和器100112pc259400003ac3260011ir5

5、 00036步驟三存儲(chǔ)器CPU和器1 00112pc2 59400003 ac3 265940 ir5 00036940 0003步驟四存儲(chǔ)器CPU和器1 00113pc2 59400006 ac3 265940 ir5 00033+ 3= 66940 0003步驟五存儲(chǔ)器CPU和器1 00113pc2 59400006 ac3 2626ir5 00036940 0003步驟六存儲(chǔ)器CPU和器1 00114pc2 59400006 ac3 2626ir5 00036 00063.2步驟一中詳細(xì)解釋?zhuān)篜c中內(nèi)容為300,將PC MAR,然后將第一條指令裝入數(shù)據(jù)總線，數(shù)據(jù)總線MBR IR3.3(a

6、)最大可直接尋址的容量是 錯(cuò)誤！未找到引用源。b(b),1,取一次指令要兩次訪問(wèn)存儲(chǔ)器2,將降低存儲(chǔ)器容量(c)程序計(jì)數(shù)器和指令存放器各需要24位和8位。3.4(a) 0(錯(cuò)誤！未找到引用源。)(b) 0(錯(cuò)誤！未找到引用源。)(c) I/O模塊與CPU互連的特點(diǎn)(d)錯(cuò)誤！未找到引用源。個(gè)，1個(gè)。因?yàn)榭偣仓挥?6位cpu地址，故處理器只能支持(16 - I/O端口位數(shù))的位數(shù)3.5T=1/2*錯(cuò)誤！未找到引用源。，外部數(shù)據(jù)總線L1=16 , L=32(1) f=1/t=2*錯(cuò)誤！未找到引用源。v=錯(cuò)誤！未找到引用源。*fQ 錯(cuò)誤！未找到引用源。b/s(2)能提高性能，由公式v = 1/T*錯(cuò)

7、誤！未找到引用源。可知f與L變大都可以提高傳輸速率3.6(1)電傳輸入INPRINPR CPU(經(jīng)I/O模塊)CPU OUTR(經(jīng)I/O模塊)OUTR電傳輸出(2)設(shè)置優(yōu)先級(jí)，cpu處理為1 , cpu通過(guò)I/O模塊向外輸出或者輸入為2,電傳輸入/輸出 為3.設(shè)置中斷允許位，當(dāng)優(yōu)先級(jí)較低的操作遇到高優(yōu)先級(jí)操作的中斷請(qǐng)求時(shí)，置IEN = 1,允許中斷，從而實(shí)高速cpu處理與低速I(mǎi)/O處理的協(xié)調(diào)。3.7(1)錯(cuò)誤！未找到引用源。(2)傳指令時(shí)，為相同的傳輸速率傳數(shù)據(jù)時(shí)，仍然為 錯(cuò)誤！未找到引用源。倍差3.8這段時(shí)間一定比時(shí)鐘周期小。因?yàn)殒準(zhǔn)椒错懺谝粋€(gè)時(shí)鐘周期開(kāi)始的時(shí)候應(yīng)判斷各主控方的優(yōu)先級(jí)，只有該

8、時(shí)間周期小于時(shí)鐘周期才能即調(diào)整優(yōu)先級(jí)又實(shí)現(xiàn)各主控方各自的操作。3.9減小工作量，提高效率。因?yàn)椴挥门袛鄡?yōu)先級(jí)為16的設(shè)備的TR線，任一高優(yōu)先級(jí)設(shè)備可搶占該設(shè)備時(shí)間片，只有TR0 TR15都無(wú)效時(shí)，TR16自然使用時(shí)間片。3.10(1)因?yàn)橹袛嗑褪菫榱颂岣吒咚僭O(shè)備的使用效率，平衡上下速設(shè)備。故優(yōu)先級(jí)越低，其速率就越低，其余高優(yōu)先級(jí)操作耗時(shí)都比其少，所以TR16的平均等待時(shí)間就最低。(在該特定設(shè)備中)(2)假設(shè)其余操作一直請(qǐng)求使用時(shí)間片，這種條件下不成立。3.11(a)時(shí)鐘周期T = 1 / f = 100 ns讀總線周期=2.5T = 250 ns(b)250 -20 = 230 ns處理器至少

9、應(yīng)在230ns時(shí)將數(shù)據(jù)放到總線上3.13(a)總線時(shí)鐘周期=1 / f * 109ns =200 nsWrite信號(hào)寬度=50 * 200 = 1000(b)(c)3.14(a)原周期=4 + 4 * 3 =16時(shí)鐘周期4 * 2 /16 = 50%(b)原周期=4 + 3 * 3 + 13 = 26時(shí)鐘周期4 * 2 / 26 = 30.8%3.15(a) Intel8088的總線寬度為8位時(shí)鐘周期T = 1 / f = 1 / 8M =125 ns4 * 8 / 4T = 64M位/s(b) 2 * 8 / 4T = 32M位/s3.16假設(shè)使用偶對(duì)齊的字，取操作數(shù)需要4個(gè)存儲(chǔ)器周期(包括

10、取指令)4 *4 / 4M = 4 ms假設(shè)使用偶對(duì)齊的字，取操作數(shù)需要8個(gè)存儲(chǔ)器周期(包括取指令)8 *4 / 4M = 8 ms3.171 * 20% + 2 * 40% + 4 * 40% = 2.6處理速率相對(duì)16位微處理器提高了1.6倍3.18處理器處理完一條指令后才會(huì)進(jìn)入中斷處理周期9 * T = 9 / f = 9 / 10M = 900 ns第四章4.1m=64, k=4組數(shù)v=m / k=64 / 4=16=2d, d=4塊數(shù)4k=2s, s=12標(biāo)記=s-d=8位塊大小=2w=128*8=210, w=10主存地址= 標(biāo)記 組84104.2 k = 2塊大小=行大小=2w=

11、 16, w = 4尋址單元數(shù)=2s+w= 64M= 64*220s + w = 26 , s = 22cache的行數(shù)=k*v = k*2d= 8K / 16d = 8標(biāo)記大小=s -d = 14主存地址=標(biāo)記組14844.3(a)直接映射地址標(biāo)記=8行=14字=211111111044416666666619992BBBBBBBB2EEE3(b)全關(guān)聯(lián)映射地址標(biāo)記=22字=211111104444416666661999992BBBBBB2EEEEE3(c)兩路組關(guān)聯(lián)映射地址標(biāo)記=9組=13字=2111111022044416666660CC19992BBBBBB1770EEE34.4(a

12、)地址長(zhǎng)度=s+w=24尋址單元數(shù)=2s+w=224塊大小=2w=4主存的塊數(shù)=2s=222Cache行數(shù)=m=2r=214標(biāo)記大小=s-r=8(b)地址長(zhǎng)度=s+w=24尋址單元數(shù)=2s+w=224塊大小=2w=4主存的塊數(shù)=2s=222標(biāo)記大小=s=22(c)地址長(zhǎng)度=s+w=24尋址單元數(shù)=2s+w=224塊大小=2w=4主存的塊數(shù)=2s=222每組的行數(shù)=k=2組數(shù)v=2d=213Cache行數(shù)=k*v=2*213=214標(biāo)記大小=s-d=94.5每組的行數(shù)=k=4塊大小=行大小=2w=4*4=24,w=4行數(shù)=16k / 24= 210=k*v組數(shù)v=210/ 22= 28= 2d,

13、 d=8標(biāo)記s - d = 20主存地址=標(biāo)記組2084對(duì)于地址ABCDE8F8，轉(zhuǎn)化為二進(jìn)制為:1010 1011 1100 1101 1110 1000 1111 1000塊號(hào)j=1010 1011 1100 1101 1110 1000 1111 1000 / 2w組號(hào)i=j mod v= (1010 1011 1100 1101 1110 1000 1111 1000 / 24) mod 28=27+23+ 22+ 2 + 1=143故地址ABCDE8F8映射到cache的第143組中四行中的任意一行4.8(a)塊大小=2w= 8, w=3行數(shù)m=2r=32, r=5s + w = 1

14、6 , s = 13主存地址=標(biāo)記行字853(b)0001 0001 0001 1011塊號(hào)j = 0001 0001 0001 1011 / 8 = 29+ 25+ 21+ 2行號(hào)i = j mod m =(29+ 25+ 21+ 2。)mod 25= 3以此類(lèi)推，1100 0011 0011 0100的行號(hào)為6; 1101 0000 0001 1101的行號(hào)為3; 1010 1010 1010 1010的行號(hào)為21。另解：0001 0001 0001 1011 (00011=3)11000011 0011 0100 (00110=6)11010000 0001 1101 (00011=3)

15、1010 1010 1010 1010 (10101=21)(c)0001 1010 0001 10000001 1010 0001 10010001 1010 0001 10110001 1010 0001 11000001 1010 0001 11010001 1010 0001 11100001 1010 0001 1111(b) 32*8=256(c)標(biāo)記用來(lái)將能裝入同一行的不同塊區(qū)分開(kāi)來(lái)。4.11(a)仃大小=2 = 64, w = 6地址長(zhǎng)度=s + w =32 , s=26標(biāo)記大小=s - r = 20, r :=6主存地址=標(biāo)記行字2066尋址單元數(shù)=2s+w=232主存的塊數(shù)

16、=2s=226Cache行數(shù)=m=2r=26(b)行大小=2w= 64, w = 6地址長(zhǎng)度=s + w =32 , s = 26主存地址=標(biāo)記266尋址單元數(shù)=2s+w=232主存的塊數(shù)=2s=226Cache行數(shù)不確定標(biāo)記大小=s=26(c)每組的行數(shù)=k=4行大小=2w= 64, w = 6地址長(zhǎng)度=s + w =32 , s = 26標(biāo)記大小=s - d = 9, d = 17主存地址=標(biāo)記組9176尋址單元數(shù)=2s+w=232主存的塊數(shù)=2s=226Cache組數(shù)=v=2d=217Cache的行數(shù)=k*2d=4*217= 219標(biāo)記大小=s - d =94.12(a)塊大小=行大小=

17、2w= 16, w = 4尋址單元數(shù)=2s+w= 1M = 22, s + w = 20 , s =16Cache行數(shù)=m=2r=64K / 16 = 212, r = 12標(biāo)記大小=s - r = 4主存地址=標(biāo)記行(b) F0010 E0011(c)塊大小=行大小=2w= 16, w = 4尋址單元數(shù)=2s+w= 1M = 22, s + w = 20 , s =16主存地址=標(biāo)記164地址標(biāo)記=16字=4F0010F0010CABBECABBE(d)塊大小=行大小=2w= 16, w = 4尋址單元數(shù)=2s+w= 1M = 22, s +w = 20 , s =16每組的行數(shù)=k = 2

18、Cache行數(shù)=k*2d= 64K / 16 = 212, d = 11標(biāo)記大小=s主存地址=地址標(biāo)記=5組=11字=4F00101E001001234001234CABBE192BBE4.13每行用兩位來(lái)做標(biāo)記。最開(kāi)始裝入四行中的每一行分別標(biāo)記為0、1、2、3。當(dāng)0行被引用時(shí)，標(biāo)記不變；當(dāng)1行被引用時(shí)，1行標(biāo)記改為0, 0行標(biāo)記加1; 2行被引用時(shí)，2行標(biāo)記 改為0, 0、1行標(biāo)記分別加1 ; 3行被引用時(shí)，3行標(biāo)記改為0, 0、1、2行標(biāo)記分別加1;當(dāng)把一塊讀入到這組中時(shí)，標(biāo)記就為0,原0、1、2行標(biāo)記分別加1, 3行被替換出去。4.14對(duì)于回寫(xiě)式Cache,換出一行用30 + 7 * 5

19、=65ns時(shí)間。對(duì)于寫(xiě)直達(dá)式Cache,行的每次 更新都要用30ns將字寫(xiě)到主存。故，假設(shè)行換出之前寫(xiě)入平均超過(guò)3次的話，回寫(xiě)式更有效。地址標(biāo)記=4行=12字=4F0010F00100123401234CABBECABBE41244124-d = 55114標(biāo)記組4.15(a)對(duì)于外層循環(huán)，程序停留在對(duì)數(shù)組a的元素的不斷存取。(b)對(duì)于內(nèi)層循環(huán)，在一小段時(shí)間內(nèi)，程序停留在在數(shù)組a中某一元素的不斷存取。4.18(a)未命中次數(shù)=24命中率=1 - 24 / 8 + (18 + 16) * 10 = 93.1%(b)未命中次數(shù)=6命中率=1 - 6 / 8 + (18 + 16) * 10 = 9

20、8.3%4.19(a) 106*8 *0.001 = 8000美分=80美元(b) 106*8 *0.01 = 80000美分=800美元(c) 100 * H + 1200 * (1 - H) = 100 * 1.1H = 99.1%4.21(a) 50 + 15 * 5 +2.5 = 127.5 ns(b)原平均存取時(shí)間=2.5 * 0.95 + 127.5 *0.05 = 8.75 ns行增加到128字節(jié)后：Cache喪失時(shí)存取時(shí)間=50 + 31 *5 + 2.5 = 207.5 ns平均存取時(shí)間=2.5 * 0.97 + 207.5 *0.03 = 8.65 ns因此降了平均存取時(shí)間

21、。4.22字在Cache的概率=0.9，存取時(shí)間=20 ns字在主存的概率=0.1 *0.6 = 0.06，存取時(shí)間=60 + 20 = 80 ns字在磁盤(pán)的概率=0.1 * 0.4 = 0.04，存取時(shí)間=12 + 60 +20 = 92 ns平均存取時(shí)間=20 * 0.9 + 80 * 0.06 + 92 * 0.04 = 26.48 ns4.24(a)時(shí)鐘周期T = 1 / f = 1 / 16.67M =60 ns存儲(chǔ)器周期=2T*0.9 + 3T * 0.1 = 126 ns(b) 2T*0.9 + 5T * 0.1 = 138 ns4.25(a) 1M * 2 * 300 / 109= 60%(b)假設(shè)Cache的存取時(shí)間為x ns總線利用率=(0.5 *2 *x + 0.5 * 2 *300) *1M /109=(x + 300) /1000知x300，故總線利用率 60%假設(shè)x300，那么總線利用率30%4.26(a)Ta= W * (Tc+ Tb) + (1 - W) * Tc+ ( 1 - H ) * Tm(b) Ta=Wb* ( Tc+ Tm)4.27Ta= H1* Tc1+ (H2- H1) * Tc2+ (1 -H2) * (Tm+ Tc1)4.28(a) 1 + 4 =5時(shí)鐘周期(b)(c)1 +