數(shù)電重點章節(jié)典型例題(完整)

1、邏輯代數(shù)基礎(chǔ)（15）考核知識點: 基本概念、公式、定理 邏輯函數(shù)的表示法 邏輯函數(shù)的化簡方法 具有約束的邏輯函數(shù)的化簡考核要求: 掌握邏輯函數(shù)的表示法，熟悉基本概念、公式、定理能熟練運用公式法或圖形法進行化簡，會利用約束條件進行化簡。例題1 用代數(shù)法化簡下列：1、2、解：（1）=(摩根定律)=(摩根定律)=（分配律）=（吸收律）=（吸收律）=（吸收律）=BC (摩根定律)（2） =（分配律） =（分配律） =C (互補律)例題2用卡諾圖法化簡下列各式1、L（A,B,C,D）=m（3,4,5,6,9,10,12,13,14,15）2、L（A,B,C,D）=m（1,4,6,9,13）+d（0,3,

2、5,7,11,15）解：（1）L（A,B,C,D）=m（3,4,5,6,9,10,12,13,14,15）將邏輯函數(shù)填入卡諾圖并圈“1”，如圖解（a）所示。對應(yīng)寫出最簡邏輯表達式： （a） （b） （2）L（A,B,C,D）=m（1,4,6,9,13）+d（0,3,5,7,11,15）將邏輯函數(shù)填入卡諾圖并圈“1”，如圖解3.6（b）所示。對應(yīng)寫出邏輯表達式： *討論：在對邏輯函數(shù)進行卡諾圖化簡時，要注意下列幾個問題：1. 在卡諾圖的左上角標出函數(shù)及變量，變量的順序是：從左至右對應(yīng)變量的最高位到最低位。2. 圈“1”時注意對邊的格相鄰、四角的格也相鄰。不要漏掉有“1”的格，當只有一個獨立的“1

3、”時，也要把它圈起來。3. 當函數(shù)中存在無關(guān)項時，無關(guān)項的值可以任?。ㄓ谩?#215;”表示）。化簡時究竟如何圈是以將函數(shù)化為最簡為原則。若圈起來，則認為是“1”，若不圈，則認為是“0”，但有“1”的格，不能漏掉。例題3、已知邏輯函數(shù)Y=求：（1）標準“與或”表達式，Y=（2）反函數(shù)“與或”表達式，=（3）對偶式Y(jié) =2.組合邏輯電路（20）考核知識點: 組合電路的分析與設(shè)計方法 編碼器 譯碼器 比較器 全加器 多路選擇器 只讀存儲器考核要求: 了解組合電路結(jié)構(gòu)、功能上的特點及消除競爭冒險的方法，熟練掌握組合電路的分析方法，并能根據(jù)要求設(shè)計組合邏輯電路。例題 用3線8線譯碼器74LS138實現(xiàn)

4、下列函數(shù)：（要求寫出變換過程） 解： 例題與或非門組成的電路如圖所示：F1&（1） 寫出輸出函數(shù)的表達式（2） 列出其真值表（1）（2）真值表A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111例題、 已知邏輯函數(shù)F = f (A,B,C,D) 其卡諾圖的表示形式如圖所示。 （1）寫出其最簡與或式； （2）寫出其反函數(shù)的最小項表示式；（3）寫出其對偶函數(shù)的最小項表示式；（4）用8選1數(shù)據(jù)選擇器實現(xiàn)該函數(shù)；（用降維法）解：（1）：) 或 或 （2） （3） （4）降維后的卡諾圖 （用擴展法將兩片8選1擴展為16選1） 例題、用8選1

5、數(shù)據(jù)選擇器設(shè)計一函數(shù)信號發(fā)生器電路，它的功能表如表所示。 電路功能表例題 寫出如下圖2（a）所示組合邏輯電路的表達式和真值表，然后用圖2（b）所示的四選一數(shù)據(jù)選擇器實現(xiàn)。A1A0STD0 D1 D2 D34選1 MUXY 圖2（a） 圖2（b）解：A1A0STD0 D1 D2 D34選1 MUXYABF“0”“1”3.時序邏輯電路（25）考核知識點: 時序電路的結(jié)構(gòu)特點和邏輯功能特點 時序電路的分析和設(shè)計方法 用集成計數(shù)器構(gòu)成任意進制計數(shù)器考核要求: 熟悉時序邏輯電路在邏輯功能和電路結(jié)構(gòu)方面的特點，熟悉時序電路邏輯功能的描述方法。熟練掌握時序電路邏輯功能的一般分析方法。掌握用集成計數(shù)器構(gòu)成任意

6、進制計數(shù)器的方法。例題、在圖中所示的時序電路中，X為控制信號，Q1、Q2為輸出信號，CP為一連續(xù)脈沖。（1） 畫出其狀態(tài)轉(zhuǎn)換圖。說明電路的功能。（2） 說明電路的功能。 （1）狀態(tài)方程為 （2）當X=0時，按二進制加法計數(shù)。 當X=1時，按二進制減法計數(shù)。 狀態(tài)轉(zhuǎn)換圖：例題 畫出下圖所示時序電路在一系列CP信號作用下，Q1、Q2、Q3的輸出電壓波形。觸發(fā)器采用下降沿觸發(fā)，初始狀態(tài)為Q=0。（20 分）例題、 電路如圖題5.19所示，已知CP和A的波形，畫出觸發(fā)器Q0、Q1及輸出VO的波形。設(shè)觸發(fā)器的初始狀態(tài)均為0。圖題 Q0、Q1及輸出VO的波形見圖解。 圖解例題、圖示電路是可變模值計數(shù)器。試

7、分析當控制變量X為1和為0時電路分別是幾進制計數(shù)器。解：X=1時：當Q3Q2Q1Q0=1011 是11進制計數(shù)器X=0 時：當Q3Q2Q1Q0=1001 是9進制計數(shù)器例題 試用4位同步二進制計數(shù)74LS161接成九進制計數(shù)器，可以加必要的門電路，74LS161的功能表如下：Q0 Q1 Q2 Q3D0 D1 D2 D374161 CPEPETCOLDRD附表1 74161功能表CPEPETD3D2D1D0Q3 Q2 Q1 Q0××0××××××××0 0 0 01×0×

8、15;ABCDA B C D×110××D0××× 保 持×11 × × ××0××××1×111××××計 數(shù)解：Q0 Q1 Q2 Q3D0 D1 D2 D374161 CPEPETCOLDRD11CP11× × × × Q3Q2Q1Q00000000100100011 10000111011001010100例題 由集成四位二進制同步步計數(shù)器74161和

9、8選1數(shù)據(jù)選擇器74LS151組成的電路如圖所示。試按要求回答： （1）74161組成幾進制計數(shù)器電路； （2）畫出計數(shù)狀態(tài)轉(zhuǎn)換圖；（3）寫出輸出Y的序列信號的一個周期；解：（1）74161組成十進制計數(shù)器電路 （2）計數(shù)狀態(tài)轉(zhuǎn)換圖如下 （3）F的序列周期取決于計數(shù)器高三位Q3Q2Q1的周期， 所以F = 0101111101，0101111101 例題 用集成計數(shù)器160和8選1數(shù)據(jù)選擇器設(shè)計信號發(fā)生器，使之在一系例CLK信號作用下周期性輸出序列信號“0010110111”的系列信號。例題、用D觸發(fā)器和門電路設(shè)計一個11進制計數(shù)器，并檢查能否自啟動解：用四個維持阻塞型D觸發(fā)器設(shè)計 （用下降沿

10、觸發(fā)的JK觸發(fā)器，設(shè)計一個按自然序進行計數(shù)的同步七進制加法計數(shù)器）例題、用下降沿觸發(fā)的D觸發(fā)器設(shè)計同步時序電路，電路狀態(tài)圖如下圖所示。（要求寫出設(shè)計過程）/Y/0/0/0/0/0/1 000 001 011 100 110 111解：狀態(tài)方程： 驅(qū)動方程： 輸出方程：4.脈沖產(chǎn)生、整形電路（10）考核知識點: 多諧振蕩器 施密特觸發(fā)器 單穩(wěn)態(tài)觸發(fā)器 555定時器考核要求: 了解555內(nèi)部結(jié)構(gòu)，熟悉其功能表及外部特性，并會用555構(gòu)成施密特觸發(fā)器、多諧振蕩器和單穩(wěn)態(tài)觸發(fā)器。熟悉多諧振蕩器的結(jié)構(gòu)、工作原理，會估算輸出脈沖的周期、頻率。熟悉單穩(wěn)觸發(fā)器的結(jié)構(gòu)、工作原理，會估算輸出脈沖的寬度。熟悉施密特

11、觸發(fā)器的回差特性。會估算上、下限觸發(fā)電平回差電壓數(shù)值。例題 下圖是用CMOS與非門組成的脈沖電路，輸入vI為窄脈沖。要求： （1） 說明這是一個什么電路？（2）指出穩(wěn)態(tài)時a，b，d, e，f各點的電平高低；（3）說明暫穩(wěn)態(tài)維持時間tpo與電路中哪些參數(shù)有關(guān)？解：（1） 單穩(wěn)態(tài)觸發(fā)器（2）a高電平 b低電平 d低電平 e高電平 f低電平（3） tpo與RC參數(shù)有關(guān)及門電路閥值電壓有關(guān)。 例題 集成定時器CC7555的電路如圖所示。1 用該集成定時器及在規(guī)格為100k，200k，500k的電阻，001F，01F，1F電容器中選擇合適的電阻和電容，設(shè)計一個滿足圖（b）所求波形的單穩(wěn)態(tài)觸發(fā)器。Vcov

12、I1vI2v0v0 VDD2 用該集成定時器設(shè)計一個斯密特觸發(fā)器，畫出斯密特觸發(fā)器的電路圖。當輸入UI為的波形時，畫出斯密特觸發(fā)器的輸出u0波形 11msu0RD0uI9V09V0ttt (a) (b)圖uI(v)9630t解1）要實現(xiàn)的單穩(wěn)態(tài)觸發(fā)器用框圖表示如下：UOUICC75550.01µ+9V51842376100KRC0.1µUO（V）UI（V）996300tt2）斯密特觸發(fā)器如圖，波形如右圖輸出UICC75550.01µ+9V51847362UO例題.由555定時器，三位二進制加計數(shù)器，理想運算放大器A構(gòu)成如圖所示電路。設(shè)計數(shù)器初始狀態(tài)為000，且輸出低電平VOL=0V，輸出高電平VOH=3.2V，Rd為異步清零端，高電平有效。1 說明：虛框（1）、（2）部分各構(gòu)成什么功能電路？2 虛框（3）構(gòu)成幾進制計器？3 對應(yīng)CP畫出VO波形，并標出電壓值。（1）（3）（2） CPVO0解：1）.本電路由555定時器組成多諧振蕩器產(chǎn)生CP脈沖，作為計數(shù)脈沖。計數(shù)器二進制數(shù)作為倒T型