CS4344高性價比替代料_第1頁
CS4344高性價比替代料_第2頁
CS4344高性價比替代料_第3頁
CS4344高性價比替代料_第4頁
CS4344高性價比替代料_第5頁
已閱讀5頁,還剩20頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、24位、192kHz立體聲D/A轉(zhuǎn)換器CS4344/451.特點(diǎn)多比特Delta-Sigma調(diào)制器 24位轉(zhuǎn)換最高至192kHz的采樣速率|動檢測 105 dB動態(tài)范圍90dB 的 THD+N低時鐘抖動靈敏度單+3.3V或+5V電源供電經(jīng)過濾波的線性輸出片上數(shù)字去加重功能防沖擊技術(shù) 10引腳貼片式TSSOP封裝 2.描述CS4344系列是完美的立體聲數(shù)模輸出系統(tǒng),在一個10腳封裝中包含了插 值、多位D/A轉(zhuǎn)換和模擬輸出濾波功能。CS4344 支持上流的音頻數(shù)據(jù)接口格 式,并且不同器件的區(qū)別僅在于它們所支持的接口類熨不同。CS4344是皋丁一個四階多比特Delta-Sigma調(diào)制器和線性模擬低通

2、濾波器 的轉(zhuǎn)換器。此系列包禽一個速率I動檢測模式,基丁采樣速率和主時鐘速率進(jìn)行 檢測的方法,可在2kHz到200kHz范圍內(nèi)自動選擇采樣率。此系列包含速率自動 檢測模式,根據(jù)數(shù)據(jù)采樣率和主時鐘速率的不同,對采樣率在2k-200kHz范圍內(nèi) 的數(shù)據(jù)自動選擇過釆樣率。CS4344 系列轉(zhuǎn)換器均包含片上數(shù)字去加重功能。片上公加巫功能采用 +3.3V和或+5V單電源供電,僅需要很少的支持電路。這些特點(diǎn)對丁- DVD播放器、 數(shù)字電視、家庭影院、機(jī)頂盒和汽午音響系統(tǒng)來說是非常理想的。CS4344系列支持10引腳TSSOP封裝,可以適用于商用級(-10到85*C ) 和工業(yè)級(-40到85C)o3.3Vo

3、r5VCS4344功能框圖SDIN EE卜10DEM/SCLK 已29LRCK 匸38MCLK 匚47VQ |563. 管腳描述序 數(shù)管腳名稱I/O管腳功能和描述1SDIXI串行音頻數(shù)據(jù)輸入一一二進(jìn)制補(bǔ)碼最高位串行數(shù)據(jù)通過本 管腳輸入。數(shù)據(jù)通過內(nèi)部或外部SCLK信號輸入,通道由 LRCK控制。二進(jìn)制補(bǔ)碼按最高位先入的順序在本管腳串行 輸入。串行時鐘為內(nèi)部或外部SCLK,通道控制為LRCKo2DEM/SCLKI去加重/外部串行時鐘輸入一 一用于去加重濾波器的控制 或外部串行時鐘的輸入。3LRCKI左/右時鐘一一決定哪個通道的數(shù)據(jù)輸入音頻巾行數(shù)據(jù)輸 入管腳SDIN中。決定SDIN管腳當(dāng)前輸入的數(shù)據(jù)

4、為左通道 還是右通道。4MCLKI主時鐘一一Delta-Sigma調(diào)制器和數(shù)字濾波器的時鐘源5VQ0靜態(tài)電壓一連接濾波器的內(nèi)部靜態(tài)電壓6FILT+0正參考電壓一內(nèi)部采樣的正參考電壓7A0UTL0模擬左輸出通道一一滿帚程模擬輸出電平見模擬特征參數(shù) 表8GNDI地地參考電壓,為OVo9VAI模擬電源一一模擬與數(shù)字部分的正電源10A0UTR0模擬右輸出通道一一滿量程模擬輸出電平見模擬特征參數(shù) 表AOUTRVA GND AOUTL FILT+4. 特點(diǎn)和參數(shù)(在指定的工作條件下,所有的最小/最大值是有保證的。典型性能指標(biāo)是在 理論工作電床和T產(chǎn)25C的條件下測試得到的。)指定工作條件(AGND二0V;

5、所有電壓都是相對丁地的。)參數(shù)符號最小理論最大單位直流電源VA4. 75 5.0 5.53. 00 3. 3 3. 47VV工作環(huán)境溫度(己加電)-czz -DZZTa-10 -+7040 -+85CC極限工作條件(AGND二0V;所有電壓都是相對丁地的。)參數(shù)符號最小最大單位直流電源VA-0.36.0V輸入電流(除電源外)Ixn-土10mA數(shù)字輸入電壓VlND-0.3VA+O. 4V工作環(huán)境溫度(己加電)Ta-55125C存儲溫度Tste-65150C模擬參數(shù)(滿量程輸出正弦波,997Hz; Fs=48/96/192kHz;測試負(fù)載,RL =3kQ, CL = 10pF (見圖1)。除非特別

6、聲明,測量帶寬為10Hz到20kHz)參數(shù)符號5V常規(guī)3. 3V常規(guī)單位卜典型最大般小典型垠大CS4344 /5/6/8-CZZ 的動態(tài)性能(-10 至 70C )動態(tài)范圍(注1)18 到 24 位 unweighted9910597103dBA-weighted9610294100dB16 位 unweighted90969096dBA-weighted87938793dB總諧波失真+噪聲(注1)18 到 24 位OdBTHD+N-90-85-90-85dB-20dB-82-76-80-74dB一 60dB-42-36-40-34dB16 位OdB-90-84-90-84dB-20dB-73

7、-67-73-67dB-60dB-33-27-33-27dBCS4344 /5-DZZ 的動態(tài)性能(-40 至 85C)動態(tài)范闌(注1)18 到 24 位 unweighted9510593103dBAweighted9210290100dB16 位 unweighted86968696dBA-weighted83938393dB總諧波火真+噪聲(注1)18 到 24 位OdBTHD+N-90-82-90-82dB一 20dB-82-72-80-70dB-60dB-42-32-40-30dB16 位OdB-90-82-90-82dB-20dB-73-63-73-63dB-60dB-33-23-

8、33-23dB注釋:(1)在數(shù)據(jù)上添加0. 5LSB的三角形PDF擾動。3 DAC模擬特性-一所有模式參數(shù)符號最小典型最大單位通道間的隔離(1kHz)94dBDC精度通道間的增益失配0. 10. 25dB增益漂移100ppm/ C模擬輸出滿量程輸出電壓0. 60 VA0. 65 VA0. 70 VA靜態(tài)電床Vq0. 5 VA VDCAOUT最大直流抽取電 流IoTTz10uAVQ最大抽取電流I ftn&x100最大交流負(fù)載電阻(見 圖2)Rl3k0垠大負(fù)載電容(見圖2)Cl100pF輸出阻抗ZoVT100Q插值濾波器與片上模擬濾波器組介響應(yīng)(濾波器參數(shù)已經(jīng)歸一化至采樣率(Fs),相應(yīng)的采樣頻率

9、需系數(shù)與Fs相乘)(注6)參數(shù)符號最小典型繪大單位基速率模式下數(shù)字與片匕模擬濾波器組合響應(yīng)通帶(注2) -0. ldB點(diǎn)-0. 3dB 點(diǎn)00.35.4992FsFs頻率響應(yīng)10Hz-20kHz175+.01dB阻帶 5465-Fs阻帶衰減(注3)50-dB群延遲tgd-10/Fs-s2;加重誤差(注5)Fs=32kHzFs=44. 1kHzFs=48kHz- -+1.5/0- -+. 05/-. 25- -2/-. 4dB dB dB雙速率模式下數(shù)字與片匕模擬濾波器組合響應(yīng)通帶(注2) -0. ldB點(diǎn)-0. 3dB 點(diǎn)00.22.501FsFs頻率響應(yīng)10Hz-20kHz15+. 15dB

10、阻帶 5770-Fs阻帶衰減(注3)55dB群延遲tgd-5/Fs-s雙速率模式下數(shù)字與片匕模擬濾波器組合響應(yīng)通帶(注2) -0. ldB點(diǎn)-0. 3dB 點(diǎn)00:.110.469FsFs頻率響應(yīng)10Hz-20kHz12+0dB阻帶0.7- Fs阻帶衰減(注3)51- dB群延遲tgd-2.5/Fs-S注釋:(2)響應(yīng)是同時鐘相關(guān)的,并且隨Fs變化。(3)對于單速率模式,測試帶寬為0. 5465Fs到3Fs。對于雙速率模式,測試帶寬為0. 577Fs到1. 4Fso 對于四速率模式,測試帶寬為0. 7Fs到lFso(4) 參考圖2。(5) 單速率模式不提供去加雨功能。(6) 幅頻特性參考圖13

11、-24數(shù)字輸入特性參數(shù)符號最小典型最大單位高電平輸入電壓(% of VA)vra60%V低電平輸入電壓(% of VA)v:L30%V輸入漏電流(注7)J10uA輸入電容8pF注釋:(7)對TLRCK, g最大值為土 20uAo電源和熱性能參數(shù)5 V常規(guī)3.3 V常規(guī)單位最小典型最大最小典型最大電源電源電流(注8)正常工作 power-down 狀態(tài)(注 9 )LIa- 2230- 220 -1621-100-mA uA消耗功率正常工作power-down 狀態(tài) (注 9)- 110150- 1. 1- 5369- 0.33 -mW mW封裝熱阻Oja-95-95-C/Watt電源抑制比(注8

12、) (1kHz)(60Hz)PSRR- 50- 40- 50- 40-dB注解:(8)電流消耗隨Fs和MCLK增加而增大。典型值和最大值分別棊丁最高的Fs和最高的MCLKo各速率模式之間的差異很小。(9) Power Down模式即所有時鐘和數(shù)據(jù)均停止的情況。(10) 推薦與VQ和FILT+連接的典型電容值見圖6。AGNDAOUTx(dd) 0! p 0SOS0開關(guān)特性、串行音頻接口參數(shù)符號最小典型最大單位MCLK頻率0. 51250MHzMCLK占空比4555%輸入采樣率MCLK/LRCKFs2200kHz(注 11)256x, 384x, 1024x250kHz256x,384x84134

13、kHz512x,768x4267kHz1152x3034kHz128x,192x50100kHz64x, 96x100200kHz128x,192x168200kHz外部SCLK模式LRCK占空比(僅適用于外部SCLK情況)455055%SCLK脈沖寬度低txclkl20nsSCLK脈沖寬度高tzclkh20 - -nsSCLK占空比455055%SCLK升到LRCK沿的延遲時 間t slrd20nsSCLK上升到LRCK沿的建立時 間t sirs20nsSDATA有效到SCLK上升的建 立時間tsdlrs20nsSCLK上升到SDIN的保持時間t20ns內(nèi)部SCLK模式LRCK占空比(僅適用

14、丁內(nèi)部SCLK情況)(注12)50%SCLK周期(注13)tsclkw10VSCLKnsSCLK上升到LRCK邊沿t ,clkx-tsclkw/2nsSDIN有效到SCLK上升的建立 時間t sdlrs107(512Fs)+10-nsSCLK升到SDIN的保持時間MCLK/LRCK二 1152、1024、512、256、128 或 64t sdh107(512Fs)+15-nsSCLK上升到SDIN的保持時間 MCLK/LRCK=768. 384、 192 或 96t總107(384Fs)+15-ns注釋:(11)并非所有的(采樣頻率)時鐘比支持所有的時鐘頻率。請參見第12頁表一中常規(guī)時鐘頻率

15、對應(yīng)支持的(頻率)時鐘比和頻率。(12)在內(nèi)部SCLK模式,占空比必須是50% +/- 1/2 MCLK周期。(13)SCLK/LRCK比值必須為32、48、64或72。這個比值取決丁部分類型 和MCLK/LRCK比值。(見圖7-9)SDATAVA9#圖3外部串行模式輸入時序#LRCK10*SCLK脈沖位于CS4344 /5/6/S內(nèi)部。圖4內(nèi)部串行模式輸入時序7SDATA*所示SCLK脈沖位于CS4344 /5/S/9內(nèi)部。N等于MCLK/SCLK。圖5內(nèi)部串行時鐘的產(chǎn)生#典型連接圖圖6推薦連接圖11應(yīng)用CS4344系列支持接受標(biāo)準(zhǔn)音頻采樣率的數(shù)據(jù)格式有:SSM模式下的48、44. 1 和

16、32kHz, DSM 模式下的 96、88. 2 和 64kHz, QSM 模式下的 192、176. 4 和 128kHzo 咅頻數(shù)據(jù)經(jīng)串行數(shù)據(jù)輸入引腳SDIN輸入。左/右時鐘(LRCK)確定了數(shù)據(jù)通道, 并且串行時鐘(SCLK)將音頻數(shù)據(jù)推入輸入數(shù)據(jù)緩沖器。(如圖7-10所 示,)CS4344 /5/6/8的區(qū)別在于它們的串行數(shù)據(jù)格式不同,如圖7-10所示。 主時鐘(Master Clock)MCLK/LRCK必須是如表1中所示的整數(shù)比。LRCK頻率等于Fs,每個通道的 字信息就是以這個頻率輸入器件的。通過檢測MCLK的頻率大小和-個LRCK周期 中MCLK (轉(zhuǎn)換)變化的次數(shù),可以在初始

17、化時H動檢測到MCLK與LRCK的頻率 比和速率模式。(通過設(shè)置)內(nèi)部分頻器會H動設(shè)置到適當(dāng)?shù)臓顟B(tài)從而產(chǎn)生(世 確)適當(dāng)?shù)臅r鐘。表1列出了一些標(biāo)準(zhǔn)怦頻采樣率及所需的MCLK和LRCK頻率。 請注意,MCLK、LRCK與SCLK之間并不需要有特定的相位關(guān)系,但它們必須是同 步的。LRCK (kHz)MCLK (MHz)64x96x128x192x256x384x512x768x1024x1152x328.192012288032768036.864044.1-11.289616934422.579233 868045.15804812.288018432024.576036.864049.152

18、0648.192012.288032.768049.152088211.289616934422.579233.86809612.288018432024 576036 86401288.192012.288032.768049.1520176411 289616 934422 579233 8680-19212.288018.432024.576036 8640MockQSMDSMSSM表1共用時鐘頻率 串行時鐘那行時鐘用來控制輸入數(shù)據(jù)緩沖器中數(shù)據(jù)的移位。CS4344系列均支持外部 和內(nèi)部串行時鐘產(chǎn)生模式。參考圖7-10中的數(shù)據(jù)格式。外部串行時鐘模式在LRCK時鐘周期的任何相位,如果在DEM

19、/SCLK管腳上檢測到16個低到尚 的轉(zhuǎn)換,CS4344 系列將會進(jìn)入外部串行時鐘模式。當(dāng)器件采取這種匸作模式 時,內(nèi)部串行時鐘模式和去加車濾波器將是不可訪問的。如果在LRCK的兩個連 續(xù)禎中都沒有 DEM/SCLK管腳上檢測到低到島的轉(zhuǎn)換,那么CS4344系列將會 轉(zhuǎn)換到內(nèi)部串行時鐘模式。參考圖12。內(nèi)部串行時鐘模式在內(nèi)部串行時鐘模式下,串行時鐘是內(nèi)部產(chǎn)生的并且同MCLK和LRCK同步。 根據(jù)數(shù)據(jù)格式,SCLK/LRCK頻率比可能為32、48、64或72。器件在這種模式下 的匸作與在外部串行時鐘模式下的一樣。內(nèi)部串行時鐘模式允許訪問數(shù)字去加重 功能。詳細(xì)參考圖7-12。LOCKRight C

20、twvivlnZHIEDH:EHg 皈 / : i i / / 話幘卜*; JEEEEEETTTTTJ $7773clk nRrmrjLTUi? Vmnnnnruuuuin mnfinnnr1 InjumruinjmrLr1 廿嘰Internal SCLK ModeExternal SCLK ModePS. 16-Bit data and INT SCLK = 32 Fs ifMCLKRCK = 1024. 512. 256. 128. Of 64FS. Up to 24-Bit data and INT SCLK = 48 Fs it MCLKRCK = 768,384.192, or 96

21、PS. Up to24-Ditdata and INT SCLK = 72 Fsif MCLKARCK=1152l0upto24Bit DataData valid on Rising Edge of SCLKSWTALRCKSCLh圖7 CS4344的數(shù)據(jù)格式(S)LnjifULrLrirL?甘 uinnnnnjTrumrb p u iiLruirLr? Inrumrinrirjin?i門 從和1打干丘;|卻呵2詞“q / / / /丿/ /; ; z /k站kE巨;)呵呵21“卜(就/,! i / ;777Internal SCLK ModeExternal SCLK ModLeft Ju

22、stified. up to 24 Bit DataIMT SCLK 64 FsrtMCLK/LRCK = 1024. 512. 256. 128. 5 64INT SCLK 8 Fs ifMCLK/LRCK - 768. 384. 192. Of 96INT SCLK = 72 Fs ifMCLK/LRCK = 1152Left Justified, up to 24 Bll Data ata Valid on Rising Edge of SCLK:Z -14#圖8 CS4344數(shù)據(jù)格式(左對齊)#sox 打 VLpjjjjLpuLnjqjLpLnjLpj iTArmnruvm timmr

23、uwir3CATA 2: ; / / / / |23|22b 山 o|l9|ld H obkhVI l|o| /; : : Z /|23 也2 止 o|whd : ;|小 3 小 1 V;Internal SCLK ModExternal SCLK ModeRight Justified, 24七it DataINT SCLK = 64 Fs ifMCLK/LRCK = 1024. 512. 256. 128. 0T64INT SCLK = 48 Fs ifMCLK/LRCK 二 768, 384. 192. or 96INT SCLK = 72 Fs ifMCLK/LRCK 二 1152Ri

24、ght Jusaned, 2443R DataData Valid on Risrg Edge of SCLK sclk Must Have at Least 48 cycles per lrck Penod圖9 CS4344數(shù)據(jù)格式(右對齊24位)皿:蝕5咖l旳貝 皿 tnnnnrLnjinnnrLnrLrun廿lt譏rV IrLrmjinjmnnnrLminjiRrqIn館rnal SCLK ModeExternal SCLK ModeRiit Justified, 16 Brt DataINI SCLK 二 32 Fs ifMCLK LRCK 1024. 512.256. 128. or

25、 64INI SCLK = 48 FSITMCLKTRCK - 768. 384. 192 ar 96INI SCLK 72 FsifMCLKTRCK = 1152Right Justifedt 16 Bit Data Data Valid on Rising Edge of SCLKSCLK Must Have at Least 32 Cycles per LRCK Period圖10 CS4344數(shù)據(jù)格式(右劉齊16位)去加重CS4344系列包含片上去加重功能。圖11中給出了 FS等于44. 1kHz時的去加重曲線。去加重曲線的頻率響應(yīng)將隨采樣率Fs的改變而成比例變化。如果在LRCK的5個

26、連續(xù)下降沿DEM/SCLK均保持低(高),那么去加巫濾波器將會打開 (關(guān)閉)。只有在內(nèi)部串行時鐘模式下才會具有這種功能。圖11去加重曲線(Fs=44. 1kHz) 初始化(initialization)和去電(Power-Down)CS4344系列在上電(power-up)時首先進(jìn)入去電狀態(tài)。此時,插值濾波器和 delta-sigma調(diào)制器被重置,內(nèi)部電床參考源、多比特數(shù)模轉(zhuǎn)換器和開關(guān)電容低 通濾波器進(jìn)入去電狀態(tài)。在MCLK和LRCK出現(xiàn)前,器件將一也保持去電狀態(tài)。一I. 檢測到MCLK和LRCK信號,就會對一個LRCK周期中MCLKfl現(xiàn)的次數(shù)進(jìn)行計數(shù)以確定 MCLK/LRCK的頻率比。接下

27、來,電源被加到內(nèi)部電壓參考源上。最后,電源加到 D/A轉(zhuǎn)換器和開關(guān)電容濾波器上,同時模擬輸出變到靜態(tài)電床 o輸出瞬態(tài)控制CS4344系列采用防爆破音技術(shù)來使電源上電與左電期間出現(xiàn)的輸出瞬變 作用最小化。當(dāng)防爆破音技術(shù)通過與咅頻輸出串聯(lián)的隔H電容來實(shí)現(xiàn)的時候,由 單邊單電源轉(zhuǎn)換器產(chǎn)牛的音頻順便現(xiàn)象就町以消除。為了更好的利用這個特點(diǎn), 對它工作原理的理解是必需的。上電(Power-Up)當(dāng)器件剛剛上電時,音頻輸出AOUTL和AOUTR電位為被嵌位在初始為低的 VQO在加時鐘MCLK后,輸出和VQ緩慢上升到靜態(tài)工作電壓。當(dāng)VQ接3. 3uF負(fù) 載電容時,上升過程需耍約250ms (10uF, 420

28、ms)完成。電壓緩慢的上升,允 許外部隔H電容有時間向VQ充電,有效的抑制了靜態(tài)氏流電丿總當(dāng)LRCK和SDIN(以及SCLK如果采用外部模式或SCLK輸入)有效輸入約2000個釆樣周期后, 音頻開始輸出。掉電(Power-Down)為防止掉電時音頻瞬變,在掉電Z前,隔肖電容必須完全放電。為此,掉電 之前,若VQ接3. 3uF, MCLK需先停止約250ms, (10uF, 420ms)。在這段時間內(nèi), VQ和音頻輸出放電到GND。若在該段時間內(nèi)掉電,瞬變現(xiàn)象就會在VA下降到小 于VQ時出現(xiàn)。沒有最小的上電周期,可以隨時重新上電。當(dāng)改變時鐘或者采樣率,在改變之前,推薦輸入SDIN零值保持至少10個 LRCK采樣時

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論