數(shù)字邏輯設(shè)計及應(yīng)用復(fù)習(xí)題

1、系別 班次 學(xué)號 姓名 . 密封線以內(nèi)答題無效一、填空題(每空1分，共20分)1、請完成如下的進(jìn)制轉(zhuǎn)換：22.7510= 10110.11 2= 26.6 8= 16.C 16；2、F6.A16= 246.625 10= 0010 0100 0110.0110 0010 0101 8421BCD= 0101 0111 1001.1001 0101 1000 余3碼3、-9910的8位（包括符號位）二進(jìn)制原碼是 11100011 ，8位二進(jìn)制反碼是 10011100 ，8位二進(jìn)制補(bǔ)碼是 10011101 ；圖1-64、請問邏輯F=A/B+(CD)/+BE/的反函數(shù)F/= ；解：5、F(A,B,C

2、)=m（2,4,6）=M( 0,1,3,4,7 )；6、請問圖1-6所完成的邏輯是Y= AB ；解：通過真值表可以可到該邏輯：ABF0000111011107、74148器件是一個3-8編碼器，它采用的編碼方式是 優(yōu)先編碼 或 數(shù)大優(yōu)先編碼 ；8、74283器件是一個4位全加器，它的內(nèi)部邏輯電路與串行加法器不同，采用的是 超前進(jìn)位 或 先行進(jìn)位 方法來實現(xiàn)全加邏輯。9、如果一個與或邏輯電路的函數(shù)式為：，該邏輯存在靜態(tài)冒險，現(xiàn)通過添加冗余項的方式來消除該冒險，則該冗余項為 （A/+C） ；10、請寫出JK觸發(fā)器的特性方程：= JQ/+K/Q ；11、請寫出T觸發(fā)器的特性方程：= TQ 或者TQ/

3、+T/Q ；12、請寫出D觸發(fā)器的特性方程：= D ；13、請寫出SR觸發(fā)器的特性方程：= S+R/Q ；14、如果某組合邏輯的輸入信號的個數(shù)為55個，則需要 6 位的輸入編碼來實現(xiàn)該邏輯。解：采用的公式應(yīng)該是log255，向上取整二、選擇題（每題1分，共10分）1、下面有關(guān)帶符號的二進(jìn)制運算，描述正確的是，其中X是被加數(shù)，Y是加數(shù)，S為和：. X原碼+Y原碼=S原碼 . X補(bǔ)碼+Y補(bǔ)碼=S補(bǔ)碼 . X反碼+Y反碼=S反碼 . X原碼+Y原碼=S補(bǔ)碼 2、邏輯函數(shù)式AC+ABCD+ACD/+A/C= . AC . C . A . ABCD3、請問F=AB的對偶式 . A+B . AB . AB

4、 . AB/+A/B4、已知門電路的電平參數(shù)如下：請問其高電平的噪聲容限為：.2.2V .1.2V .0.7V .0.3V5、下面描述方法，對于一個組合邏輯而言，具備唯一性的是：.邏輯函數(shù)式 .真值表.卡諾圖 .邏輯電路圖6、下面電路中，屬于時序邏輯電路的是： .移位寄存器 .多人表決電路.比較器 .碼制變換器7、一個D觸發(fā)器的驅(qū)動方程為，則其邏輯功能與以下哪種觸發(fā)器相同：. JK觸發(fā)器 . SR觸發(fā)器. D觸發(fā)器 . T觸發(fā)器8、n位環(huán)形計數(shù)器，其計數(shù)循環(huán)圈中的狀態(tài)個（模）數(shù)為：.n個 .2n個.2n個 .2n-1個9、n位扭環(huán)計數(shù)器，其計數(shù)循環(huán)圈中的狀態(tài)個（模）數(shù)為：.n個 .2n個.2n

5、個 .2n-1個10、用555時基電路外接定時阻容元件構(gòu)成單穩(wěn)態(tài)觸發(fā)器，當(dāng)增大阻容元件的數(shù)值時，將使：.輸出脈沖的幅度增加 .輸出脈沖寬度增加.輸出脈沖重復(fù)頻率提高 .以上說法都不對三、判斷題（每題1分，共10分）1、CMOS集成邏輯OD門，可以用以線與操作；（ ）2、三態(tài)門的附加控制端輸入無效時，其輸出也無效；（ ）3、三態(tài)門的三個狀態(tài)分別為高電平、低電平和高阻態(tài)；（ ）4、施密特觸發(fā)輸入的門電路，當(dāng)輸入從高電平變換到低電平，和從低電平變換到高電平，它的輸出變化軌跡相同；（ ）5、組合邏輯和時序邏輯的區(qū)別主要在于前者與時間無關(guān)，而后者時間的因素必須考慮進(jìn)去；（ ）6、一個邏輯的函數(shù)式并不唯一

6、，但是最簡的與或表達(dá)式是唯一的；（ ）7、模擬信號是連續(xù)的，而數(shù)字信號是離散的；（ ）8、當(dāng)兩個組合邏輯的真值表相同是，則表明這兩個邏輯是相等的；（ ）9、對于一個優(yōu)先編碼器而言，當(dāng)輸入多個有效時，其輸出很難討論；（ ）10、串行加法器比超前進(jìn)位加法器速度更快，且電路更為簡單；（ ）四、卡諾圖化簡（8分） 請將邏輯F（A,B,C,D） = Sm( 0, 2, 3, 5, 7, 8, 10, 11, 13)化成最簡與或式； 或者五、組合邏輯分析，要求如下：（8分）該邏輯電路圖如圖5所示，具體要求如下：圖51、 寫出邏輯S和CO的邏輯函數(shù)式2、 畫出將該邏輯的真值表3、真值表ABCISCO0000

7、0001100101001101100101 01011100111111圖6六、時序邏輯分析，要求如下：（14分）邏輯電路圖如圖6所示，請完成：1、 寫出驅(qū)動方程、狀態(tài)方程；2、 畫出狀態(tài)轉(zhuǎn)換圖或者狀態(tài)轉(zhuǎn)換表。解答：3.狀態(tài)表或者狀態(tài)圖：以上圖表任畫一個即得分。七、組合邏輯設(shè)計，要求如下：（8分）利用一塊74138芯片和一定的門電路實現(xiàn)如下邏輯：其中74138為3-8二進(jìn)制譯碼器解題步驟：八、時序邏輯設(shè)計，要求如下：（10分） 利用74163和一定的門電路實現(xiàn)如下的七進(jìn)制計數(shù)器。74163為4位的同步二進(jìn)制加計數(shù)器。圖8第一種方法：在狀態(tài)0111時，重置狀態(tài)到0001或；電路圖如下：第二種方

8、法：在狀態(tài)1111，通過行波輸出重置狀態(tài)到；電路圖如右：兩種方法皆可九、時序邏輯設(shè)計，要求如下：（10分）用mealy型時序邏輯電路設(shè)計一個101串行數(shù)據(jù)檢測的時序狀態(tài)機(jī)。要求畫出化簡后的狀態(tài)轉(zhuǎn)換圖。一、選擇題（請在答題紙上做答，每題2分，共20分）1、十進(jìn)制數(shù)128的8421BCD碼是（ B ）。A.10000000              B. 000100101000  C.100000000    

9、;         D.100101000  2、若輸入變量A、B全為1時，輸出F=1，則其輸入與輸出的關(guān)系是（ B ）。A.異或 B.同或 C.或非 D.與或3、邏輯代數(shù)中的三種基本運算是（A）A與、或、非 B. 與非、或非、與或非C. 異或、同或、非 D. 加、減、乘4、關(guān)于最小項，任意兩個最小項的乘積為（A）A. 0B. 1C. 與變量輸入值有關(guān)系D. 無法確定5、邏輯表達(dá)式A+BC=（ C ）。A. A+B B. A+C C. （A+B）（A+C） D. B+C6、函數(shù)F(A,B,C)=

10、AB+BC+AC的最小項表達(dá)式為( B ) 。AF(A,B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）7、在下列邏輯電路中，不是組合邏輯電路的是（ D ）。A. 譯碼器 B. 編碼器 C. 全加器 D.寄存器8、下列觸發(fā)器中，抗干擾能力最強(qiáng)的是（D）A. RS電平觸發(fā)器B. 主從RS觸發(fā)器C.主從JK觸發(fā)器 D. 邊沿JK觸發(fā)器9、要使JK觸發(fā)器的輸出Q從1變成0，它的輸入信號JK應(yīng)為（ B ）。A. 00 B. 01 C. 10 D. 無法確定10、關(guān)于組合邏輯電路與時序邏輯電路，下

11、列表述錯誤的是（A）A. 組合邏輯電路有可能含有存儲電路B. 時序邏輯電路含有組合邏輯電路C. 組合邏輯電路輸出狀態(tài)僅僅由當(dāng)前輸入狀態(tài)有關(guān)系D. 時序邏輯電路輸出的狀態(tài)與過去的狀態(tài)也有關(guān)系二、填空題（請在答題紙上做答，每題2分，共20分）1、將邏輯函數(shù)轉(zhuǎn)化為“與非與非”形式：_。2、將(25.75)10轉(zhuǎn)化為二進(jìn)制_；轉(zhuǎn)化為16進(jìn)制為：_；用8421BCD碼表示為：_。3、D觸發(fā)器的特征方程為 ，JK觸發(fā)器的特征方程為 ，T觸發(fā)器的特征方程為 。4、把JK觸發(fā)器改成T觸發(fā)器的方法是_把J和K連接一起接為T_5、同步觸發(fā)器在一個CP脈沖高電平期間發(fā)生多次翻轉(zhuǎn)，稱為 空翻 現(xiàn)象。6、用n個觸發(fā)器構(gòu)成計數(shù)器，可得到最大計數(shù)長度是_2的n次方_。三、綜合題（請在答題紙上做答，5小題，共60分）1、 將下面的表達(dá)式化簡成最簡與或式：（10分）2、用譯碼器74HC138和適當(dāng)?shù)倪壿嬮T電路實現(xiàn)函數(shù):（10分） 注： 圖1 74HC138芯片示意表1 74HC138邏輯功能表3、分析如圖（a）所示時序電路，設(shè)電路的初始狀態(tài)為0。（1）畫出其狀態(tài)表和狀態(tài)圖（10分）（2）畫出在時鐘脈沖作用下（見圖（b），Q和Z的波形圖。（5分）4、用74160設(shè)計一個7進(jìn)制計數(shù)器，其