工廠管理F工廠專(zhuān)業(yè)名詞解釋

1、Foundry工廠專(zhuān)業(yè)名詞解釋一chapterl1 Active Area有源區(qū)(工作區(qū)) 有源晶體管(ACTIVE TRANSISTOR )被 制造的區(qū)域即所謂的有源區(qū)( ACTIVE AREA)。在標(biāo)準(zhǔn)之 MOS制造過(guò)程中 ACTIVE AREA是由一層氮化硅光罩即等接氮化硅蝕刻之后的局部場(chǎng)區(qū)氧化所 形成的，而由于利用到局部場(chǎng)氧化之步驟，所以 ACTIVE AREA會(huì)受到鳥(niǎo)嘴 (BIRD S BEAK)之影響而比原先之氮化硅光罩所定義的區(qū)域來(lái)的小，以長(zhǎng) 0.6UM 之場(chǎng)區(qū)氧化而言，大概會(huì)有 0.5UM之BIRD' SBEAK 存在，也就是說(shuō) ACTIVE AREA比原在之氮化硅光罩

2、所定義的區(qū)域小 0.5UM。2 ACETONE丙酮1.丙酮是有機(jī)溶劑的一種，分子式為CH3COCH302.性 質(zhì)為無(wú)色，具刺激性及薄荷臭味之液體。3.在FAB內(nèi)之用途，主要在于黃光室內(nèi)正光阻之清洗、擦拭。4.對(duì)神經(jīng)中樞具中度麻醉性，對(duì)皮膚黏膜具輕微毒性， 長(zhǎng)期接觸會(huì)引起皮膚炎，吸入過(guò)量之丙酮蒸汽會(huì)刺激鼻、眼結(jié)膜及咽喉黏膜，甚至引起頭痛、惡心、嘔吐、目眩、意識(shí)不明等。5.允許濃度1000PPM。3 ADI顯影后檢查1.定義：After Developing Inspection之縮寫(xiě)2.目的：檢 查黃光室制程；光阻覆蓋-對(duì)準(zhǔn)-曝光-顯影。發(fā)現(xiàn)缺點(diǎn)后，如覆蓋不良、顯影 不良等即予修改，以維護(hù)產(chǎn)品良

3、率、品質(zhì)。3.方法：利用目檢、顯微鏡為之。4 AEI蝕刻后檢查1.定義：AEI即After Etching Inspection,在蝕刻制程光 阻去除前及光阻去除后，分別對(duì)產(chǎn)品實(shí)施全檢或抽樣檢查。2.目的：2-1提高產(chǎn)品良率，避免不良品外流。2-2達(dá)到品質(zhì)的一致性和制程之重復(fù)性。2-3顯示制 程能力之指針2-4阻止異常擴(kuò)大，節(jié)省成本3.通常AEI檢查出來(lái)之不良品，非必 要時(shí)很少作修改，因?yàn)橹厝パ趸瘜踊蛑亻L(zhǎng)氧化層可能造成組件特性改變可靠性變 差、缺點(diǎn)密度增加，生產(chǎn)成本增高，以及良率降低之缺點(diǎn)。5 AIR SHOWER空氣洗塵室 進(jìn)入潔凈室之前，需穿無(wú)塵衣，因在外面更衣 室之故，無(wú)塵衣上沾著塵埃，

4、故進(jìn)潔凈室之前，需經(jīng)空氣噴洗機(jī)將塵埃吹掉。6 ALIGNMENT對(duì)準(zhǔn)1.定義：利用芯片上的對(duì)準(zhǔn)鍵，一般用十字鍵和光罩 上的對(duì)準(zhǔn)鍵合對(duì)為之。2.目的：在IC的制造過(guò)程中，必須經(jīng)過(guò) 610次左右的 對(duì)準(zhǔn)、曝光來(lái)定義電路圖案，對(duì)準(zhǔn)就是要將層層圖案精確地定義顯像在芯片上面。 3.方法：A.人眼對(duì)準(zhǔn)B.用光、電組合代替人眼，即機(jī)械式對(duì)準(zhǔn)。7 ALLOY/SINTER 熔合 Alloy之目的在使鋁與硅基(Silicon Substrate接 觸有Ohmic特性，即電壓與電流成線性關(guān)系。Alloy也可降低接觸的阻值。8 AL/SI鋁/硅靶 此為金屬濺鍍時(shí)所使用的一種金屬合金材料利用Ar游離的離子，讓其撞擊此

5、靶的表面，把 Al/Si的原子撞擊出來(lái)，而鍍?cè)谛酒砻嫔希?一般使用之組成為Al/Si (1%),將此當(dāng)作組件與外界導(dǎo)線連接。9 AL/SI/CU鋁/硅/銅 金屬濺鍍時(shí)所使用的原料名稱(chēng)，通常是稱(chēng)為 TARGET,其成分為0.5%銅，1%硅及98.5%鋁，一般制程通常是使用99%鋁1%硅，后來(lái)為了金屬電荷遷移現(xiàn)象（ELEC TROMIGRATION ）故滲加0.5%銅， 以降低金屬電荷遷移。10 ALUMINUN 鋁 此為金屬濺鍍時(shí)所使用的一種金屬材料，利用 Ar游離 的離子，讓其撞擊此種材料做成的靶表面，把 Al的原子撞擊出來(lái)，而鍍?cè)谛酒?表面上，將此當(dāng)作組件與外界導(dǎo)線之連接。11 ANGLE

6、 LAPPING 角度研磨 Angle Lapping 的目的是為了測(cè)量 Junction 的深度，所作的芯片前處理，這種采用光線干涉測(cè)量的方法就稱(chēng)之AngleLapping。公式為Xj=入/2 NFW Junction深度等于入射光波長(zhǎng)的一半與干涉條紋數(shù) 之乘積。但漸漸的隨著VLSI組件的縮小，準(zhǔn)確度及精密度都無(wú)法因應(yīng)。如SRP（Spreading Resistance Prqbing）是應(yīng)用 Angle Lapping 的方法作前處理，采用 的方法是以表面植入濃度與阻值的對(duì)應(yīng)關(guān)系求出Junction的深度，精確度遠(yuǎn)超過(guò)入射光干涉法。12 ANGSTRON埃 是一個(gè)長(zhǎng)度單位，其大小為1公尺的

7、百億分之一，約為 人的頭發(fā)寬度之五十萬(wàn)分之一。此單位常用于 IC制程上，表示其層（如SiO2, Poly, SiN- -.）厚度時(shí)用。13 APCVD （ ATMOSPRESSURE） 常壓化學(xué)氣相沉積 APCVD 為 Atmosphere供氣），Pressure佳力），Chemical（化學(xué)），Vapor（氣相）及 Deposition（沉 積）的縮寫(xiě)，也就是說(shuō)，反應(yīng)氣體（如 SiH4（g）, B2H6（g）,和O2（g）在常壓下起 化學(xué)反應(yīng)而生成一層固態(tài)的生成物（如 BPSG）于芯片上。14 AS75種 自然界元素之一；由33個(gè)質(zhì)子，42個(gè)中子即75個(gè)電子所組成。 半導(dǎo)體工業(yè)用的神離子（A

8、s + ）可由AsH3氣體分解得到。種是N-TYPE DOPANT 常用作N-場(chǎng)區(qū)、空乏區(qū)及S/D植入。15 ASHING, STRIPPING電漿光阻去除1.電漿預(yù)處理，系利用電漿方式 （Plasm0,將芯片表面之光阻加以去除。2.電漿光阻去除的原理，系利用氧氣 在電漿中所產(chǎn)生只自由基（Radical）與光阻（高分子的有機(jī)物）發(fā)生作用，產(chǎn)生 揮發(fā)性的氣體，再由幫浦抽走，達(dá)到光阻去除的目的。3.電漿光組的產(chǎn)生速率通常較酸液光阻去除為慢，但是若產(chǎn)品經(jīng)過(guò)離子植入或電漿蝕刻后，表面之光阻或發(fā)生碳化或石墨化等化學(xué)作用，整個(gè)表面之光阻均已變質(zhì)，若以硫酸吃光阻， 無(wú)法將表面已變質(zhì)之光阻加以去除，故均必須先

9、以電漿光阻去除之方式來(lái)做。16 ASSEMBLY晶粒封裝以樹(shù)酯或陶瓷材料，將晶粒包在其中，以達(dá)到保 護(hù)晶粒，隔絕環(huán)境污染的目的，而此一連串的加工過(guò)程，即稱(chēng)為晶粒封裝 （Assembly）。封裝的材料不同，其封裝的作法亦不同，本公司幾乎都是以樹(shù)酯 材料作晶粒的封裝，制程包括：芯片切割 -晶粒目檢-晶粒上架（導(dǎo)線架， 即Lead frame）焊線模壓封裝穩(wěn)定烘烤（使樹(shù)酯物性穩(wěn)定） 切框、彎腳 成型腳沾錫蓋印-完成。以樹(shù)酯為材料之IC,通常用于消費(fèi)性產(chǎn)品，如計(jì)算機(jī)、計(jì)算器，而以陶瓷作封裝材料之IC,屬于高性賴(lài)度之組件，通常用于飛彈、火箭等較精密的產(chǎn)品上。17 BACK GRINDING晶背研磨 利用

10、研磨機(jī)將芯片背面磨薄以便測(cè)試包 裝，著重的是厚度均勻度及背面之干凈度。 一般6時(shí)芯片之厚度約20mil30 mil 左右，為了便于晶粒封裝打線，故需將芯片厚度磨薄至10 mil15mil左右。18 BAKE, SOFT BAKE,HARD BAKE 烘烤，軟烤，預(yù)烤 烘烤（Bake）:在 集成電路芯片上的制造過(guò)程中，將芯片至于稍高溫（60C250C）的烘箱內(nèi)或 熱板上均可謂之烘烤，隨其目的的不同，可區(qū)分微軟烤（Soft bake）與預(yù)烤（Hard bake）。軟烤（Soft bake）：其使用時(shí)機(jī)是在上完光阻后，主要目的是為了將光阻 中的溶劑蒸發(fā)去除，并且可增加光阻與芯片之附著力。預(yù)烤（Har

11、d bake）:又稱(chēng)為蝕刻前烘烤（pre-etch bak* ,主要目的為去除水氣，增加光阻附著性，尤其在 濕蝕刻（wet etching）更為重要，預(yù)烤不全長(zhǎng)會(huì)造成過(guò)蝕刻。19 BF2二氟化硼 一種供做離子植入用之離子。 BF2 +是由BF3 +氣體 晶燈絲加熱分解成：B10、B11、F19、B10F2、B11F2。經(jīng) Extract拉出及質(zhì)譜 磁場(chǎng)分析后而得到。 是一種P-type離子，通常用作VT植入（閘層）及S/D植 入。20 BOAT晶舟Boat原意是單木舟，在半導(dǎo)體IC制造過(guò)程中，常需要用一 種工具作芯片傳送、清洗及加工，這種承載芯片的工具，我們稱(chēng)之為Boat。一股Boat有兩種材

12、質(zhì)，一是石英、另一是鐵氟龍。石英 Boat用在溫度較高（大于 300C）的場(chǎng)合。而鐵氟龍Boat則用在傳送或酸處理的場(chǎng)合。21 B.O.E緩沖蝕刻液 BOE是HF與NH4F依不同比例?M合而成。6:1 BOE 蝕刻即表示HF: NH4F=1: 6的成分混合而成。HF為主要的蝕刻液，NH4F則 作為緩沖劑使用。利用NH4F固定H+的濃度，使之保持一定的蝕刻率。HF 會(huì)浸蝕玻璃及任何含硅石的物質(zhì)， 對(duì)皮膚有強(qiáng)烈的腐蝕性，不小心被濺到，應(yīng)用 大量水沖洗。22 BONDING PAD焊墊 焊墊晶利用以連接金線或鋁線的金屬層。 在晶粒 封裝（Assembly）的制程中，有一個(gè)步驟是作 焊線”，即是用金線

13、（塑料包裝體） 或鋁線（陶瓷包裝體）將晶粒的線路與包裝體之各個(gè)接腳依焊線圖（ Bonding Diagram）連接在一起，如此一來(lái)，晶粒的功能才能有效地應(yīng)用。由于晶粒上的 金屬線路的寬度即間隙都非常窄小，（目前SIMC所致的產(chǎn)品約是微米左右的線 寬或間隙），而用來(lái)連接用的金線或鋁線其線徑目前由于受到材料的延展性即對(duì) 金屬接線強(qiáng)度要求的限制，祇能做到 1.01.3mil （25.433j微米）左右，在此 情況下，要把二、三十微米的金屬線直接連接到金屬線路間距只有3微米的晶粒上，一定會(huì)造成多條鋁線的接橋，故晶粒上的鋁路，在其末端皆設(shè)計(jì)成一個(gè)約 4mil見(jiàn)方的金屬層，此即為焊墊，以作為接線使用。焊墊

14、通常分布再晶粒之四個(gè) 外圍上（以粒封裝時(shí)的焊線作業(yè)），其形狀多為正方形，亦有人將第一焊線點(diǎn)作 成圓形，以資辨識(shí)。焊墊因?yàn)橐鹘泳€，其上得護(hù)層必須蝕刻掉，故可在焊墊上 清楚地看到 開(kāi)窗線”。而晶粒上有時(shí)亦可看到大塊的金屬層， 位于晶粒內(nèi)部而非 四周，其上也看不到開(kāi)窗線，是為電容。23 BORON硼自然元素之一。由五個(gè)質(zhì)子及六個(gè)中子所組成。所以原子量 是11。另外有同位素，是由五個(gè)質(zhì)子及五個(gè)中子所組成原子量是10 （B10）o自然界中這兩種同位素之比例是 4: 1,可由磁場(chǎng)質(zhì)譜分析中看出，是一種 P-type 的離子（B 11 + ）,用來(lái)作場(chǎng)區(qū)、井區(qū)、VT及S/D植入。24 BPSG含硼及磷的硅

15、化物 BPSG乃介于Poly之上、Metal之下，可做為 上下兩層絕緣之用，加硼、磷主要目的在使回流后的 Step較平緩，以防止Metal line濺鍍上去后，造成斷線。25 BREAKDOWN VOLTAGE 崩潰電壓 反向P-N接面組件所加之電壓為 P 接負(fù)而N接正，如為此種接法則當(dāng)所加電壓通在某個(gè)特定值以下時(shí)反向電流很 小,而當(dāng)所加電壓值大于此特定值后, 反向電流會(huì)急遽增加,此特定值也就是吾 人所謂的崩潰電壓（BREAKDOWN VOLTAGE） 一般吾人所定義反向 P+ - N 接面之反向電流為1UA時(shí)之電壓為崩潰電壓，在 P+ - N或N + -P之接回組件 中崩潰電壓，隨著N （或

16、者P）之濃度之增加而減小。26 BURN IN預(yù)燒試驗(yàn)預(yù)燒（Burn in）為可靠性測(cè)試的一種，旨在檢驗(yàn) 出哪些在使用初期即損壞的產(chǎn)品， 而在出貨前予以剔除。預(yù)燒試驗(yàn)的作法，乃是 將組件（產(chǎn)品）至于高溫的環(huán)境下，加上指定的正向或反向的直流電壓，如此殘 留在晶粒上氧化層與金屬層之外來(lái)雜質(zhì)離子或腐蝕性離子將容易游離而使故障 模式（Failure Mode）提早顯現(xiàn)出來(lái)，達(dá)到篩選、剔除早期夭折產(chǎn)品之目的。 預(yù)燒試驗(yàn)分為靜態(tài)預(yù)燒（Static Burn in）與動(dòng)態(tài)預(yù)燒（Dynamic Burn in） 兩種，前者在試驗(yàn)時(shí)，只在組件上加上額定的工作電壓即消耗額定的功率，而后者除此外并有仿真實(shí)際工作情況

17、的訊號(hào)輸入，故較接近實(shí)際狀況，也較嚴(yán)格?；旧?，每一批產(chǎn)品在出貨前，皆須作百分之百的預(yù)燒試驗(yàn)，耽由于成本及交貨其 等因素，有些產(chǎn)品舊祇作抽樣（部分）的預(yù)燒試驗(yàn)，通過(guò)后才出貨。另外對(duì)于一 些我們認(rèn)為它品質(zhì)夠穩(wěn)定且夠水準(zhǔn)的產(chǎn)品，亦可以抽樣的方式進(jìn)行，當(dāng)然，具有高信賴(lài)度的產(chǎn)品，皆須通過(guò)百分之百的預(yù)燒試驗(yàn)。27 CAD計(jì)算機(jī)輔助設(shè)計(jì) CAD ： Computer Aided Design計(jì)算機(jī)輔助設(shè)計(jì)， 此名詞所包含的范圍很廣，可泛稱(chēng)一切計(jì)算機(jī)為工具，所進(jìn)行之設(shè)計(jì)；因此不僅 在IC設(shè)計(jì)上用得到，建筑上之設(shè)計(jì)，飛機(jī)、船體之設(shè)計(jì)，都可能用到。在以往 計(jì)算機(jī)尚未廣泛應(yīng)用時(shí)，設(shè)計(jì)者必須以有限之記憶、經(jīng)驗(yàn)來(lái)進(jìn)行

18、設(shè)計(jì)，可是有了 所謂CAD后，我們把一些常用之規(guī)則、經(jīng)驗(yàn)存入計(jì)算機(jī)后，后面的設(shè)計(jì)者，變 可節(jié)省不少?gòu)念^摸索的工作，如此不僅大幅地提高了設(shè)計(jì)的準(zhǔn)確度， 使設(shè)計(jì)的領(lǐng)域進(jìn)入另一新天地28 CD MEASUREMENT 微品E測(cè)試 CD: Critical Dimension 之簡(jiǎn)稱(chēng)。通常于 某一個(gè)層次中，為了控制其最小線距，我們會(huì)制作一些代表性之量測(cè)圖形于晶方 中，通常置于品方之邊緣。簡(jiǎn)言之，微距測(cè)量長(zhǎng)當(dāng)作一個(gè)重要之制程指針，可代 表黃光制程之控制好壞。量測(cè)CD之層次通常是對(duì)線距控制較重要之層次，如氮 化硅、POLY、CONT、MET-等，而目前較常用于測(cè)量之圖形有品字型，L-BAR 等。29 CH

19、3COOH醋酸 ACETIC ACID 醋酸澄清、無(wú)色液體、有刺激性氣味、 熔點(diǎn)16.63C、沸點(diǎn)118C0與水、酒精、乙醴互溶?？扇?。冰醋酸是99.8%以上之純化物，有別于水容易的醋酸食入或吸入純醋酸有中等的毒性，對(duì)皮膚及組 織有刺激性，危害性不大，被濺到用水沖洗。30 CHAMBER真空室,反應(yīng)室 專(zhuān)指一密閉的空間，常有特殊的用途：諸如 抽真空、氣體反應(yīng)或金屬濺度等。針對(duì)此特殊空間之種種外在或內(nèi)在環(huán)境：例如 外在粒子數(shù)(particle)、濕度及內(nèi)在溫度、壓力、氣體流量、粒子數(shù)等加以控制。 達(dá)到芯片最佳反應(yīng)條件。31 CHANNEL信道當(dāng)在MOS晶體管的閘極上加上電壓(PMOS為負(fù), NM

20、OS為正)，則閘極下的電子或電洞會(huì)被其電場(chǎng)所吸引或排斥而使閘極下之區(qū) 域形成一反轉(zhuǎn)層(Inversion Layer),也就是其下之半導(dǎo)體 P-type變成N-type Si, N-type變成P-type Si,而與源極和汲極，我們舊稱(chēng)此反轉(zhuǎn)層為 信道”。信道的長(zhǎng) 度“ChanneLength'對(duì)MOS組件的參數(shù)有著極重要的影響，故我們對(duì) POLY CD 的控制需要非常謹(jǐn)慎。32 CHIP ,DIE晶粒 一片芯片(OR晶圓，即Wafer)上有許多相同的方形小 單位，這些小單位及稱(chēng)為晶粒。同一芯片上每個(gè)晶粒都是相同的構(gòu)造，具有相同的功能，每個(gè)晶粒經(jīng)包裝后，可制成一顆顆我們?nèi)粘Ｉ钪谐Ｒ?jiàn)

21、的IC,故每一芯片所能制造出的IC數(shù)量是很可觀的，從幾百個(gè)到幾千個(gè)不等。同樣地，如果 因制造的疏忽而產(chǎn)生的缺點(diǎn)，往往就會(huì)波及成百成千個(gè)產(chǎn)品。33 CLT (CARRIER LIFE TIME )截子生命周期 一、定義少數(shù)戴子再溫度 平均時(shí)電子被束縛在原子格內(nèi)，當(dāng)外加能量時(shí)，電子獲得能量，脫離原子格束縛， 形成自由狀態(tài)而參與電流島通的的工作，但能量消失后，這些電子/電洞將因在結(jié)合因素回復(fù)至平衡狀態(tài)，因子當(dāng)這些載子由被激發(fā)后回復(fù)平衡期間，稱(chēng)之為少數(shù)載子“LIFETIME “二、應(yīng)用范圍1.評(píng)估盧管和清洗槽的干凈度 2.針對(duì)芯片之 清潔度及損傷程度對(duì)CLT值有影響為A.芯片中離子污染濃度及污染之金屬

22、種類(lèi) B.芯片中結(jié)晶缺陷濃度34 CMOS互補(bǔ)式金氧半導(dǎo)體 金屬氧化膜半導(dǎo)體(MOS, METAL-OXIDE SEMICONDUCTOR )其制程程序及先在單晶硅上形成絕緣氧化膜，再沉積一層復(fù)晶硅（或金屬）作為閘極，利用家到閘極的電場(chǎng)來(lái)控制MOS組件的開(kāi)關(guān)（導(dǎo)電或不導(dǎo)電）。按照導(dǎo)電載子的種類(lèi)，MOS,又可分成兩種類(lèi)型：NMOS （由電 子導(dǎo)電）和 PMOS （由電洞導(dǎo)電）。而互補(bǔ)式金氧半導(dǎo)體 （CMOSCOMPLEMENTARY MOS ）貝U是由NMOS及PMOS組合而成，具有省 電、抗噪聲能力強(qiáng)、a-PARTICLE免疫力好等許多優(yōu)點(diǎn)，是超大規(guī)模集成電路（VLSI）的主流。35 COAT

23、ING光阻覆蓋將光阻劑以浸泡、噴霧、刷怖、或滾壓等方法加于 芯片上，稱(chēng)為光阻覆蓋。目前效果最佳的方法為旋轉(zhuǎn)法； 旋轉(zhuǎn)法乃是將芯片以真 空吸附于一個(gè)可旋轉(zhuǎn)的芯片支持器上，適量的光阻劑加在芯片中央，然后芯片開(kāi) 始轉(zhuǎn)動(dòng)，芯片上的光阻劑向外流開(kāi)，很均勻的散在芯片上。要得到均勻的光阻膜， 旋轉(zhuǎn)速度必須適中穩(wěn)定。而旋轉(zhuǎn)速度和光阻劑黏滯性絕應(yīng)所鍍光阻劑的厚度。光阻劑加上后，必須經(jīng)過(guò)軟烤的步驟，以除去光阻劑中過(guò)多的溶劑，進(jìn)而使光阻膜 較為堅(jiān)硬，同時(shí)增加光阻膜與芯片的接合能力的主要方法就是在于適當(dāng)調(diào)整軟烤 溫度與時(shí)間。經(jīng)過(guò)了以上的鍍光阻膜即軟烤過(guò)程，也就是完成了整個(gè)光阻覆蓋的 步驟。36 CROSS SECTI

24、ON橫截面IC的制造基本上是由一層一層的圖案堆積上 去，而為了了解堆積圖案的構(gòu)造，以改善制程或解決制程問(wèn)題，經(jīng)常會(huì)利用破壞 性切割方式以電子顯微鏡（SEM）來(lái)觀察，而切割橫截面、觀察橫截面的方式是 其中較為普遍之一種。37 C-V PLOT電容,電壓圓 譯意為電容、電壓圖：也就是說(shuō)當(dāng)組件在不同狀 況下，在閘極上施以某一電壓時(shí)，會(huì)產(chǎn)生不同之電容值（此電壓可為正或負(fù)），如此組件為理想的組件；也就是閘極和汲極間幾乎沒(méi)有雜質(zhì)在里面 （COMTAMINATION ）。當(dāng)外界環(huán)境改變時(shí)（溫度或壓力），并不太會(huì)影響它的 電容值，利用此可 MONITOR MOS組件之好壞，一般 V<0.2為正常。38

25、CWQC全公司品質(zhì)管制 以往有些經(jīng)營(yíng)者或老板，一直都認(rèn)為品質(zhì)管制 是品管部門(mén)或品管主管的責(zé)任，遇到品質(zhì)管制做不好時(shí)，即立即指責(zé)品質(zhì)主管， 這是不對(duì)的。品質(zhì)管制不是品質(zhì)部門(mén)或某一單位就可以做好的，而是全公司每一 部門(mén)全體人員都參與才能做好。固品質(zhì)管制為達(dá)到經(jīng)營(yíng)的目的，必須結(jié)合公司內(nèi) 所有部門(mén)全體人員協(xié)力合作，構(gòu)成一個(gè)能共同認(rèn)識(shí)，亦于實(shí)施的體系，并使工作 標(biāo)準(zhǔn)化，且使所定的各種事項(xiàng)確實(shí)實(shí)行，使自市場(chǎng)調(diào)查、研究、開(kāi)發(fā)、設(shè)計(jì)、采 購(gòu)、制造、檢查、試驗(yàn)、出貨、銷(xiāo)售、服務(wù)為止的每一階段的品質(zhì)都能有效的管 理，這就是所謂的全公司品質(zhì)管制（Company Wide Quality Control）。實(shí)施CWQ

26、C 的目的最主要的就是要改善企業(yè)體質(zhì)；即發(fā)覺(jué)問(wèn)題的體質(zhì)、重視計(jì)劃的體質(zhì)、重點(diǎn)指向的體質(zhì)、重視過(guò)程的體質(zhì)，以及全員有體系導(dǎo)向的體質(zhì)。39 CYCLE TIME生產(chǎn)周期時(shí)間 指原料由投入生產(chǎn)線到產(chǎn)品于生產(chǎn)線產(chǎn)生所需之生產(chǎn)/制造時(shí)間。在TI-ACER ,生產(chǎn)周期有兩種解釋?zhuān)阂粸?芯片產(chǎn)出周期 時(shí)間” （WAFER-OUT CYCLE TIME ）, 一為 制程周期時(shí)間 "（PROCESS CYCLE TIME）芯片產(chǎn)出周期時(shí)間”乃指單一批號(hào)之芯片由投入到產(chǎn)出所需之生產(chǎn) /制造 時(shí)間。制程周期時(shí)間”則指所有芯片于單一工站平均生產(chǎn)/制造時(shí)間，而各工站（從頭至尾）平均生產(chǎn)/制造之加總極為該制程之

27、制程周期時(shí)間。目前 TI-ACER LINE REPORT之生產(chǎn)周期時(shí)間乃采用 制程周期時(shí)間一般而言，生產(chǎn)周期時(shí) 間可以下列公式概略推算之：生產(chǎn)周期時(shí)間=在制品（WIP） /產(chǎn)能 （THROUGHOUT）40 CYCLE TIME生產(chǎn)周期IC制造流程復(fù)雜，且其程序很長(zhǎng)，自芯片投入 至晶圓測(cè)試完成，謂之Cycle Time。由于IC生命周期很短，自開(kāi)發(fā)、生產(chǎn)至銷(xiāo) 售，需要迅速且能掌握時(shí)效，故 Cycle Time越短，競(jìng)爭(zhēng)能力就越高，能掌握產(chǎn) 品上市契機(jī)，就能獲取最大的利潤(rùn)。由于 Cycle Time長(zhǎng)，不容許生產(chǎn)中的芯片 因故報(bào)廢或重做，故各項(xiàng)操作過(guò)程都要依照規(guī)范進(jìn)行，且要做好故障排除讓產(chǎn)品

28、流程順利，早日出FIB上市銷(xiāo)售。41 DEFECT DENSITY缺點(diǎn)密度 ''缺點(diǎn)密度系指芯片單位面積上（如每 平方公分、每平方英時(shí)等）有多少 ''缺點(diǎn)數(shù)之意，此缺點(diǎn)數(shù)一般可分為兩大類(lèi)： A.可視性缺點(diǎn)B.不可視性缺點(diǎn)。前者可藉由一般光學(xué)顯微鏡檢查出來(lái)（如橋接、 斷線），由于芯片制造過(guò)程甚為復(fù)雜漫長(zhǎng)，芯片上缺點(diǎn)數(shù)越少，產(chǎn)品量率品質(zhì)必 然越佳，故 ''缺點(diǎn)密度常備用來(lái)當(dāng)作一個(gè)工廠制造的產(chǎn)品品質(zhì)好壞的指針。42 DEHYDRATION BAKE 去水烘烤 目的：去除芯片表面水分，增加光阻 附著力。以免芯片表面曝光顯影后光阻掀起。方法：在光阻覆蓋之前

29、，利用高溫 （120C或150C）加熱方式為之。43 DENSIFY密化CVD沉積后，由于所沈積之薄膜（THIN FILM之密度很 低），故以高溫步驟使薄膜中之分子重新結(jié)合，以提高其密度，此種高溫步驟即 稱(chēng)為密化。密化通常以爐管在 800c以上的溫度完成，但也可在快速升降溫機(jī)臺(tái) （RTP; RAPID THERMAL PROCESS ）完成。44 DESCUM電漿預(yù)處理1.電漿預(yù)處理，系利用電漿方式（Plasma,將芯 片表面之光阻加以去除，但其去光阻的時(shí)間，較一般電漿光阻去除（ Stripping） 為短。其目的只是在于將芯片表面之光阻因顯影預(yù)烤等制程所造成之光阻毛邊或 細(xì)屑（Scum）加以去除，以使圖形不失真，14刻出來(lái)之圖案不會(huì)有殘余。2.有關(guān)電漿去除光阻之原理，請(qǐng)參閱電漿光阻去除 （Ashing）。3.通常作電漿預(yù) 處理，均以較低之力，及小之功率為之，也就是使光阻之蝕刻率降低得很低，使 得均勻度能提高，以保持完整的圖形，達(dá)到電漿預(yù)處理的目的。45 DESIGN RULE設(shè)計(jì)規(guī)范 由于半導(dǎo)體制程技術(shù)，系一們專(zhuān)業(yè)、精致又復(fù) 雜的技術(shù)，容易受到不同制造設(shè)備制程方法（RECIPE）的影響，故在考慮各項(xiàng)產(chǎn)品如何從事制造技術(shù)完善，成功地制造出來(lái)時(shí)，需有一套規(guī)范來(lái)做有關(guān)技術(shù)上 之規(guī)定，此即“DESIGNRULE ,其