數(shù)字電子技術(shù)實(shí)驗(yàn)1-4

1、第三部分：數(shù)字電子技術(shù)實(shí)驗(yàn)第三部分：數(shù)字電子技術(shù)實(shí)驗(yàn)實(shí)驗(yàn)一 晶體管開(kāi)關(guān)特性限幅器與箝位器一、 實(shí)驗(yàn)?zāi)康?、 觀察晶體管的開(kāi)關(guān)特性，熟悉外電路參數(shù)對(duì)晶體管開(kāi)關(guān)特性的影響。2、 掌握現(xiàn)現(xiàn)限幅器的基本工作原理。3、 掌握箝位器的基本工作原理。二、 實(shí)驗(yàn)原理1、二極管的開(kāi)關(guān)過(guò)程是結(jié)電容充、放電和存貯電荷建立與消散的過(guò)程。二級(jí)管的開(kāi)啟和關(guān)斷不可能在瞬間完成。如圖3-1-1所示，當(dāng)加在二級(jí)管上的電壓突然由正向偏置變?yōu)榉聪蚱脮r(shí)，二級(jí)管的截止過(guò)程存在反向恢復(fù)時(shí)間tR=tS+tF,其中tS稱(chēng)為存貯時(shí)間，tF稱(chēng)為下降時(shí)間。tS和tF值的大小取決于二級(jí)管的結(jié)構(gòu)，同時(shí)也與外電路的參數(shù)有關(guān)。二級(jí)管正向電流越大，tS值

2、越大；所加截止偏壓越大，tS值越小。由于tR的存在，限制了開(kāi)關(guān)速度的提高，所以應(yīng)合理地選擇電路元件參數(shù)以減小二極管的開(kāi)關(guān)時(shí)間，限制了開(kāi)關(guān)速度的提高，所以應(yīng)合理地選擇電路元件參數(shù)以減小二極管的開(kāi)關(guān)時(shí)間，提高開(kāi)關(guān)速度。 圖3-1-1二級(jí)管開(kāi)關(guān)特性 圖3-1-2晶體管開(kāi)關(guān)特性1、 晶體管的開(kāi)關(guān)過(guò)程主要與晶體管內(nèi)部存貯電荷（主要是基區(qū)存貯電荷）的建立和消散過(guò)程有關(guān)，因此晶體管從截止到飽和與從飽和到截止?fàn)顟B(tài)的轉(zhuǎn)換都需要時(shí)間。晶體管的開(kāi)關(guān)特性如圖3-1-2所示，其中開(kāi)啟時(shí)間ton=td（延遲時(shí)間）tr（上升時(shí)間）；關(guān)閉時(shí)間toff=ts（存貯時(shí)間）tf（下降時(shí)間）。與二級(jí)管的開(kāi)關(guān)參數(shù)一樣，這些差數(shù)也主要取

3、決于晶體管的內(nèi)部結(jié)構(gòu)，同時(shí)與外電路的參數(shù)有關(guān)。例如，加大基極正向驅(qū)動(dòng)電流可以減小tr，但同時(shí)加深了晶體管的飽和程度，tc也隨之增加；而若加大反向驅(qū)動(dòng)電流，ts和tf都將減小，但截止程度也相應(yīng)加深，對(duì)減小td不利。開(kāi)關(guān)時(shí)間的存在使晶體管開(kāi)關(guān)速度受到限制，為了減小開(kāi)關(guān)時(shí)間，應(yīng)選擇合適的負(fù)載電阻Rc，減小輸出電容Co，此外，在基極串聯(lián)電阻上并聯(lián)一個(gè)加速電容，或在集電極接入限幅二極管D，都可以使輸出波形的邊沿得到明顯的改善。2、 限幅器是一種波形交換電路，可以用二級(jí)管和晶體管等非線性器件構(gòu)成。二級(jí)管限幅器是利用二極管導(dǎo)通和截止時(shí)呈現(xiàn)的阻抗不同來(lái)實(shí)現(xiàn)限幅的，其限幅電平由外接偏壓決定。晶體管限幅使輸出波形

4、出現(xiàn)平頂，飽和限幅使輸出波形出現(xiàn)平底，如同時(shí)利用這兩個(gè)特性，可以實(shí)現(xiàn)雙向限幅。若使晶體管的靜態(tài)工作點(diǎn)處于負(fù)載線線性區(qū)的中點(diǎn)，則能實(shí)現(xiàn)上下對(duì)稱(chēng)的線幅。3、 箝位的目的是將脈沖波形的頂部或底部箝制在一定的電平上，從而避免脈沖信號(hào)通過(guò)阻容耦合電路時(shí)產(chǎn)生的波形漸移現(xiàn)象。利用二級(jí)管和晶體管的非線性特性均可實(shí)現(xiàn)對(duì)波形的箝位。通常在阻容耦合電路后面并聯(lián)一個(gè)二級(jí)管，并加上適當(dāng)偏壓，可以將輸出波形的頂部（或底部）箝制在所需的電平上，這種箝位稱(chēng)位頂部（或底部）箝位。三、實(shí)驗(yàn)設(shè)備與器件l、函數(shù)發(fā)生器 2、雙蹤示波器3、晶體管直流穩(wěn)壓電源 4、數(shù)字萬(wàn)用表5、數(shù)字電子技術(shù)試驗(yàn)箱 6、器材：2AK2、2CP22、3DG6

5、A、3DK2四、實(shí)驗(yàn)內(nèi)容l、二級(jí)管反向恢復(fù)時(shí)間的觀察按圖3-1-3（a）連接電路，其中二極管選用2cp22將XC13型脈沖信號(hào)發(fā)生器輸出得矩形脈沖信號(hào)加到實(shí)驗(yàn)電路的輸入端。信號(hào)發(fā)生器的頻率調(diào)至100kz，延遲和上升、下降沿調(diào)到最小，脈寬調(diào)節(jié)到5s左右，調(diào)節(jié)幅度旋鈕使V3V，極性開(kāi)關(guān)置于一倒置位置，偏移旋鈕順時(shí)旋到底（即偏移為1V）。觀察實(shí)驗(yàn)電路輸出信號(hào)V0的波形，改變偏移大小，觀察波形的ts與tf的變化規(guī)律。 （a） （b） 圖 3-1-3觀察二級(jí)管反向恢復(fù)時(shí)間的實(shí)驗(yàn)電路如果所使用的脈沖信號(hào)發(fā)生器的輸出直流電平不可調(diào)，則可按圖3-1-3（b）連接電路，用改變偏壓E（由0V變化到2V）的 方法觀

6、察輸出信號(hào)V0波形的ts與tf的變化規(guī)律。記錄觀察結(jié)果，并進(jìn)行分析。2、晶體管開(kāi)關(guān)特性的觀察實(shí)驗(yàn)電路如圖3-1-4所示，其中晶體管選用3DG6A。輸入信號(hào)Vi為周期T10s、幅度Vp-p3V的方波信號(hào)。（1）將B點(diǎn)接至負(fù)電源Eb。調(diào)節(jié)負(fù)電源使Eb在0V4V內(nèi)變化，觀察并紀(jì)錄輸出信號(hào)V0波形的td，tr，ts，tf的變化規(guī)律。本項(xiàng)實(shí)驗(yàn)結(jié)束時(shí)，將B點(diǎn)接地。（2）在Rb1上并接加速電容Cb30pf，觀察并記錄輸出波形的變化情況。將Cb更換為300pf，觀察并記錄輸出波形的變化情況。 本項(xiàng)實(shí)驗(yàn)結(jié)束時(shí)，將并接的加速電容去掉。（3）在電路的輸出端接入負(fù)載電容Cb30pf，觀察并記錄輸出波形的變化情況。本項(xiàng)

7、實(shí)驗(yàn)結(jié)束時(shí)，Cb保留在電路上。（4）在電路的輸出端接入負(fù)載電阻Rb1k，觀察并紀(jì)錄輸出波形的變化情況。本項(xiàng)實(shí)驗(yàn)結(jié)束時(shí)，將Rb去掉。圖3-1-4 晶體管開(kāi)關(guān)特性實(shí)驗(yàn)電圖3、二級(jí)管限幅器實(shí)驗(yàn)電路如圖3-1-5所示。輸入信號(hào)Vi為f10KHz、Vp-p4V的正弦波。按表3-1-1的要求改變E的數(shù)值，觀察輸出信號(hào)Vo的波形，并紀(jì)錄于表中。表3-1-1 限幅器輸出波形E（V）2101輸出信號(hào)V0波形2、 二級(jí)管箝位器按圖3-1-6連接電路。輸入T10s、Vp-p3V的方波信號(hào)。按表3-1-2的要求改變E的數(shù)值，觀察輸出信號(hào)V0的波形，并記錄于表中。 圖3-1-5 二極管限幅器 圖3-1-6 二級(jí)管箝位器

8、表3-1-2 箝位器輸出波形E（V）2101輸出信號(hào)V0波形五、實(shí)驗(yàn)預(yù)習(xí)要求1、復(fù)習(xí)二級(jí)管與晶體管的開(kāi)關(guān)特性2、復(fù)習(xí)限幅器的工作原理，熟悉實(shí)驗(yàn)電路。3、復(fù)習(xí)箝位器的工作原理，熟悉實(shí)驗(yàn)電路。4、擬定各實(shí)驗(yàn)任務(wù)中使用示波器測(cè)試的測(cè)試方法。六、實(shí)驗(yàn)報(bào)告1、實(shí)驗(yàn)測(cè)得的波形必須畫(huà)在方格紙上，并對(duì)它們進(jìn)行分析與討論。2、根據(jù)對(duì)晶體管開(kāi)關(guān)特性的觀察結(jié)果，總結(jié)外電路元件參數(shù)對(duì)晶體管開(kāi)關(guān)特性的影響。實(shí)驗(yàn)二 門(mén)電路一、 實(shí)驗(yàn)?zāi)康?. 掌握常見(jiàn)TTL集成門(mén)電路邏輯功能。2. 掌握各種門(mén)電路的邏輯符號(hào)。3. 了解集成電路的外引線排列及其使用方法。二、實(shí)驗(yàn)原理集成邏輯門(mén)電路是最簡(jiǎn)單、最基本的數(shù)字集成元件。任何復(fù)雜的組合

9、電路和時(shí)序電路都可用邏輯門(mén)通過(guò)適當(dāng)?shù)慕M合連接而成。目前已有門(mén)類(lèi)齊全的集成門(mén)電路，例如“與門(mén)”，“或門(mén)”，“非門(mén)”，“與非門(mén)”等。雖然，中、大規(guī)模集成電路相繼問(wèn)世，但組成某一系統(tǒng)時(shí)，仍少不了各種門(mén)電路。因此，掌握邏輯門(mén)的工作原理，熟練、靈活地使用邏輯門(mén)是數(shù)字技術(shù)工作者所必備的基本功之一。TTL門(mén)電路TTL集成電路由于工作速度高、輸出幅度較大、種類(lèi)多、不易損壞而使用較廣，特別對(duì)學(xué)生實(shí)驗(yàn)論證，選用TTL電路比較合適。因此，本書(shū)大多采用74LS（或74）系列TTL集成電路。它的工作電源電壓為5V正負(fù)0.5V。邏輯高電平1時(shí)2.4V,低電平0時(shí)0.4V。圖3-2-1為2輸入“與門(mén)”，2輸入“或門(mén)”，2輸

10、入4輸入“與非門(mén)”和反相器的邏輯符號(hào)圖。它們的型號(hào)分別是74LS08 2輸入端四“與門(mén)”，74LS32 2輸入端四“或門(mén)”，74LS00 2輸入端四“與非門(mén)”，74LS20 4輸入二“與非門(mén)”和74LS04 六反相器（反相器即“非門(mén)” ）。各自的邏輯表達(dá)式分別是：與門(mén)QAB，或門(mén)其QAB，與非門(mén)Q= ,Q=,反相器Q。圖3-2-1TTL集成門(mén)電路外引腳分別對(duì)應(yīng)邏輯符號(hào)圖中的輸入、輸出端。電源和地一般為集成塊的兩端，如14腳集成電路，則7腳為電源地（GND），14腳為電源正（Vcc），其余引腳為輸入和輸出，如圖3-2-2所示。外引腳的識(shí)別方法是：將集成塊正面對(duì)準(zhǔn)使用者，以凹口左邊或小標(biāo)志點(diǎn)“”為

11、起始腳1，逆時(shí)針?lè)较蛳蚯皵?shù)1，2，3n腳，使用時(shí)，查IC手冊(cè)即可知各管腳功能 圖3-2-2 集成電路管腳排列 圖3-2-3 TTL門(mén)電路實(shí)驗(yàn)接線圖三、實(shí)驗(yàn)設(shè)備與器件1、 數(shù)字電子技術(shù)實(shí)驗(yàn)臺(tái) 2、 集成電路：74LS00，74LS02，74LS04，74LS08，74LS20，74LS32四、實(shí)驗(yàn)內(nèi)容1、TTL門(mén)電路邏輯功能驗(yàn)證（1） 按圖3-2-1在實(shí)驗(yàn)系統(tǒng)（箱）上找到相應(yīng)的門(mén)電路。并把輸入端接實(shí)驗(yàn)箱的邏輯開(kāi)關(guān)，輸出端接發(fā)光二級(jí)管，如圖3-2-3（a）所示TTL與門(mén)電路邏輯功能驗(yàn)證接線圖。若實(shí)驗(yàn)系統(tǒng)上無(wú)門(mén)電路集成元件，可把相應(yīng)型號(hào)的集成電路插入實(shí)驗(yàn)箱集成塊空插座上，再接上電源正、負(fù)極，輸入端接

12、邏輯開(kāi)關(guān)，輸出端接LED發(fā)光二級(jí)管，即可進(jìn)行驗(yàn)證實(shí)驗(yàn)，如圖3-2-3（b）所示。（2） 按狀態(tài)表3-2-1中“與門(mén)”一欄輸入A、B（0、1）信號(hào)，觀察輸出結(jié)果（看LED備用發(fā)光二級(jí)管，如燈亮為1，燈滅為0）填入表3-2-1中 表3-2-1 門(mén)電路邏輯功能表輸 入輸 出與門(mén)或門(mén)與非門(mén)反相器D（K4）C（K3）B（K2）A（K1）QABQ=A+BQ=Q=Q00000101101011113、 用門(mén)電路完成下列邏輯變換，并畫(huà)出邏輯線路圖：（1） Q=AB+CD（2） Q=B+C（3） Q=(AB+CD) 五、實(shí)驗(yàn)報(bào)告1. 畫(huà)出實(shí)驗(yàn)用門(mén)電路的邏輯符號(hào)，并寫(xiě)出其邏輯表達(dá)式2. 整理實(shí)驗(yàn)表格3. 畫(huà)出門(mén)電

13、路邏輯變換的線路圖。六、預(yù)習(xí)要求1. 復(fù)習(xí)門(mén)電路的邏輯功能及邏輯函數(shù)表達(dá)式。2. 查找集成電路手冊(cè)，畫(huà)好進(jìn)行實(shí)驗(yàn)用各芯片管腳圖、實(shí)驗(yàn)接線圖。3. 畫(huà)好實(shí)驗(yàn)用表格實(shí)驗(yàn)三 集電極開(kāi)路門(mén)與三態(tài)門(mén)一、實(shí)驗(yàn)?zāi)康?. 掌握TTL集電極開(kāi)路門(mén)(OC門(mén))的邏輯功能及應(yīng)用。2. 了解集電極負(fù)載電阻RL對(duì)集電極開(kāi)路門(mén)的影響。3. 掌握TTL三態(tài)輸出門(mén)(TSL門(mén))的邏輯功能及應(yīng)用。二、實(shí)驗(yàn)原理數(shù)字系統(tǒng)中有時(shí)需要把兩個(gè)或兩個(gè)以上集成邏輯門(mén)的輸出端直接并接在一起完成一定的邏輯功能。對(duì)于普通的TTL門(mén)電路。由于輸出級(jí)采用了推拉式輸出電路, 無(wú)論輸出是高電平還是低電平, 輸出阻抗都很低。因此, 通常不允許將它們的輸出端并接

14、在一起使用。集電極開(kāi)路門(mén)和三態(tài)輸出門(mén)是兩種特殊的TTL門(mén)電路, 它們?cè)试S把輸出端直接并接在一起使用。1. TTL集電極開(kāi)路門(mén)(OC門(mén))本實(shí)驗(yàn)所用OC與非門(mén)型號(hào)為2輸入四與非門(mén)74LS03, 內(nèi)部邏輯圖及引腳排列如圖3-3-1(a)、(b)所示。OC與非門(mén)的輸出管V3是懸空的, 工作時(shí), 輸出端必須通過(guò)一只外接電阻RL和電源EC相連接, 以保證輸出電壓符合電路要求。(a) (b)圖3-3-1OC門(mén)的應(yīng)用主要有下述三個(gè)方面(1) 利用電路的“線與”特性方便的完成某些特定的邏輯功能。圖3-3-2所示, 將兩個(gè)OC與非門(mén)輸出端直接并接在一起, 則它們的輸出 即把兩個(gè)(或兩個(gè)以上)OC與非門(mén)“線與”可完

15、成“與或非”的邏輯功能。(2) 實(shí)現(xiàn)多路信息采集, 使兩路以上的信息共用一個(gè)傳輸通道(總線)。(3) 實(shí)現(xiàn)邏輯電平的轉(zhuǎn)換, 以推動(dòng)熒光數(shù)碼管、繼電路、MOS器件等多種數(shù)字集成電路。OC門(mén)輸出并聯(lián)運(yùn)用時(shí)負(fù)載電阻RL的選擇。圖3-3-3所示電路由n個(gè)OC與非門(mén)“線與”驅(qū)動(dòng)有n個(gè)輸入端的N個(gè)TTL與非門(mén)，為保證OC與非門(mén)輸出電平符合邏輯要求, 負(fù)載電阻RL阻值的選擇范圍為式中: IOH OC門(mén)輸出管截止時(shí)(輸出高電平UOH)的漏電流(約50mA)ILM OC門(mén)輸出低電平UOL時(shí), 允許最大灌入負(fù)載電流(約20mA)IiH 負(fù)載門(mén)高電平輸入電流(50mA)IiL 負(fù)載門(mén)低電平輸入電流(1.6mA)EO

16、 RL外接電源電壓n OC門(mén)個(gè)數(shù)N 負(fù)載門(mén)個(gè)數(shù)m 接入電路的負(fù)載門(mén)輸入端總個(gè)數(shù)RL值須小于RLmax, 否則UOH將下降, RL值須大于RLmin, 否則UOL將上升, 又RL的大小會(huì)影響輸出波形的邊沿時(shí)間, 在工作速度較高時(shí), RL應(yīng)盡量選取接近RLmin。除了OC與非門(mén)外, 還有其它類(lèi)型的OC器件, RL的選取方法也與此類(lèi)同。圖3-3-2 圖3-3-32. TTL三態(tài)輸出門(mén)(TSL門(mén))TTL三態(tài)輸出門(mén)是一種特殊的門(mén)電路, 它與普通的TTL門(mén)電路結(jié)構(gòu)不同, 它的輸出端除了通常的高電平、低電平兩種狀態(tài)外(這兩種狀態(tài)均為低阻狀態(tài)), 還有第三種輸出狀態(tài)高阻狀態(tài)，處于高阻狀態(tài)時(shí), 電路與負(fù)載之間相

17、當(dāng)于開(kāi)路。圖3-3-4是三態(tài)輸出四總線緩沖器的邏輯符號(hào), 它有一個(gè)控制端(又稱(chēng)禁止端或使能端)E，E=0為正常工作狀態(tài), 實(shí)現(xiàn)Y=A的邏輯功能; =1為禁止?fàn)顟B(tài), 輸出Y呈現(xiàn)高阻狀態(tài)。這種在控制端加低電平時(shí)電路才能正常工作的工作方式稱(chēng)低電平使能。三態(tài)輸出門(mén)接邏輯功能及控制方式分有各種不同類(lèi)型，在實(shí)驗(yàn)中所用三態(tài)門(mén)的型號(hào)是74LS125(三態(tài)輸出四總線緩沖器)， 圖3-3-5是它的引腳排列。表3-3-1為其功能表。三態(tài)電路主要用途之一是實(shí)現(xiàn)總線傳輸, 即用一個(gè)傳輸通道(稱(chēng)總線), 以選通方式傳送多路信息。圖3-3-6所示, 電路把若干個(gè)三態(tài)TTL電路輸出端直接連接在一起構(gòu)成三態(tài)門(mén)總線, 使用時(shí),

18、要求只有需要傳輸信息的三態(tài)控制端處于使能態(tài)(=0)其余各門(mén)皆處于禁止?fàn)顟B(tài)(=1)。由于三態(tài)門(mén)輸出電路結(jié)構(gòu)與普通TTL電路相同, 顯然, 若同時(shí)有兩個(gè)或兩個(gè)以上三態(tài)門(mén)的控制處于使能態(tài), 將出現(xiàn)與普通TTL門(mén)“線與”運(yùn)用時(shí)同樣的問(wèn)題, 因而是絕對(duì)不允許的。圖3-3-4 圖3-3-5表3-3-1輸 入輸 出EAY00101101高阻態(tài)三、實(shí)驗(yàn)設(shè)備與器件1、 EEL08組件 2、 示波器 3、 直流電壓表 4、 2輸入四OC與非門(mén)74LS031 2輸入四三態(tài)非門(mén)74LS1251 六非門(mén)74LS041四、實(shí)驗(yàn)內(nèi)容1. TTL集電極開(kāi)路與非門(mén)74LS03負(fù)載電阻RL的確定。用兩個(gè)集電極開(kāi)路與非門(mén)“線與”使

19、用驅(qū)動(dòng)一個(gè)TTL非門(mén)(74LS04圖3-3-6 圖3-3-7六非門(mén)引腳排列如圖3-3-7所示。負(fù)載電阻由一個(gè)200W電阻和一個(gè)20K電位器串接而成，取Eo=5V, UoH=3.5V, UoL=0.3V，按圖3-3-8連接實(shí)驗(yàn)電路。接通電源, 用邏輯開(kāi)關(guān)改變兩個(gè)OC門(mén)的輸入狀態(tài), 先使OC門(mén)“線與”輸出高電平, 調(diào)節(jié)RP至使UoH=3.5V, 測(cè)得此時(shí)的RL即為RLmax, 再使電路輸出低電平UoL=0.3V, 測(cè)得此時(shí)的RL即為RLmin。圖3-3-8 圖3-3-92. 集電極開(kāi)路門(mén)的應(yīng)用(1) 用OC門(mén)實(shí)現(xiàn)F = +CD+實(shí)驗(yàn)時(shí)輸入變量允許用原變量和反變量, 外接負(fù)載電阻RL自取合適的值。(

20、2) 用OC門(mén)實(shí)現(xiàn)異或邏輯。(3) 用OC電路作TTL電路驅(qū)動(dòng)CMOS電路的接口電路, 實(shí)現(xiàn)電平轉(zhuǎn)換。實(shí)驗(yàn)電路如圖3-3-9所示。 在電路輸入端加不同的邏輯電平值, 用數(shù)字電壓表測(cè)量集電極開(kāi)路與非門(mén)及CMOS與非門(mén)的輸出電平值。 在電路輸入端加1KHZ方波信號(hào), 用示波器觀察A、B、C各點(diǎn)電壓波形幅值的變化。3. 三態(tài)輸出門(mén)(1) 測(cè)試74LS125三態(tài)輸出門(mén)的邏輯功能三態(tài)門(mén)輸入端接邏輯開(kāi)關(guān), 控制端接單脈沖源, 輸出端接01指示器。逐個(gè)測(cè)試集成塊中四個(gè)門(mén)的邏輯功能, 記入表3-3-1中。2) 三態(tài)輸出門(mén)的應(yīng)用圖3-3-10將四個(gè)三態(tài)緩沖器按圖3-3-10接線,輸入端按圖示加輸入信號(hào), 控制端

21、接邏輯開(kāi)關(guān), 輸出端接電平指標(biāo)器, 先使四個(gè)三態(tài)門(mén)的控制端均為高電平“1”, 即處于禁止?fàn)顟B(tài), 方可接通電源, 然后輪流使其中一個(gè)門(mén)的控制端接低電平“0”,觀察總線的邏輯狀態(tài)。注意， 應(yīng)先使工作的三態(tài)門(mén)轉(zhuǎn)換到禁止?fàn)顟B(tài)， 再讓另一個(gè)門(mén)開(kāi)始傳遞數(shù)據(jù)。記錄實(shí)驗(yàn)結(jié)果。表3-3-1輸 入輸 出EA001101五、實(shí)驗(yàn)報(bào)告1. 畫(huà)出實(shí)驗(yàn)電路圖, 并標(biāo)明有關(guān)外接元件值。2. 整理分析實(shí)驗(yàn)結(jié)果, 總結(jié)集電極開(kāi)路門(mén)和三態(tài)輸出門(mén)的優(yōu)缺點(diǎn)。六、預(yù)習(xí)要求1. 復(fù)習(xí)TTL集電極開(kāi)路門(mén)和三態(tài)輸出門(mén)工作原理。2. 計(jì)算實(shí)驗(yàn)中各RL阻值, 并從中確定實(shí)驗(yàn)所用RL值(選標(biāo)稱(chēng)值)。3. 畫(huà)出用OC與非門(mén)實(shí)現(xiàn)實(shí)驗(yàn)內(nèi)容2(1)、(2

22、)的邏輯圖。4. 在使用總線傳輸時(shí), 總線上能不能同時(shí)接有OC門(mén)與三態(tài)輸出門(mén)?為什么?實(shí)驗(yàn)四 組合邏輯電路設(shè)計(jì) （ 適用于計(jì)算機(jī)類(lèi)、電子類(lèi)工科專(zhuān)業(yè)）一、實(shí)驗(yàn)?zāi)康模?、 學(xué)會(huì)用集成門(mén)芯片設(shè)計(jì)電路。2、 用實(shí)驗(yàn)來(lái)驗(yàn)證所設(shè)計(jì)的電路的邏輯功能。3、 了解消除冒險(xiǎn)現(xiàn)象的方法。二、實(shí)驗(yàn)任務(wù)：用集成門(mén)電路來(lái)實(shí)現(xiàn)下列三個(gè)任務(wù)之一的邏輯功能：（1） 設(shè)計(jì)一個(gè)數(shù)字鎖，該網(wǎng)絡(luò)示意圖如圖一所示，其中A、B、C、D是四個(gè)代碼輸入端，E為開(kāi)鎖控制輸入端。每把鎖都有規(guī)定的四位數(shù)字代碼 （如1011等），可由實(shí)驗(yàn)者自已定義。如果輸入代碼符合該鎖的代碼，開(kāi)鎖（控制輸入端E=1）時(shí)，鎖才能被打開(kāi)（F1=1）；如果不符合開(kāi)鎖代碼，則開(kāi)鎖的時(shí)候，電路將發(fā)出報(bào)警信號(hào)（F2=1），要求使用最少的門(mén)電路來(lái)實(shí)現(xiàn)。實(shí)驗(yàn)時(shí)，鎖被打開(kāi)或報(bào)警可分別用兩個(gè)發(fā)光二極管輝光示意。代碼輸入控制輸入DCBAE控制電路F2F1報(bào)警信號(hào)輸出鎖開(kāi)信號(hào)輸出圖3-4-1（2） 按表3-4-1的要求設(shè)計(jì)