2基于可編程邏輯器件的電子設(shè)計(jì)

1、EDAEDA技術(shù)技術(shù)數(shù)字系統(tǒng)的設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì)EDAEDA技術(shù)與技術(shù)與PLDPLDARMARM、DSPDSP、PLD/FPGAPLD/FPGA的技術(shù)特點(diǎn)和區(qū)別的技術(shù)特點(diǎn)和區(qū)別初級(jí)電子設(shè)計(jì)工程師認(rèn)證綜合知識(shí)考試命題范圍初級(jí)電子設(shè)計(jì)工程師認(rèn)證綜合知識(shí)考試命題范圍什么是什么是EDAEDA技術(shù)？技術(shù)？ EDAEDA（Electronic Design AutomationElectronic Design Automation，電子設(shè)計(jì)自動(dòng)化）電子設(shè)計(jì)自動(dòng)化）是在計(jì)算機(jī)的輔助下完成電子產(chǎn)品設(shè)計(jì)的一種先進(jìn)的硬件是在計(jì)算機(jī)的輔助下完成電子產(chǎn)品設(shè)計(jì)的一種先進(jìn)的硬件設(shè)計(jì)技術(shù)！設(shè)計(jì)技術(shù)！ 是立足于計(jì)算機(jī)工作平

2、臺(tái)開(kāi)發(fā)出來(lái)的一整套先進(jìn)的設(shè)計(jì)電是立足于計(jì)算機(jī)工作平臺(tái)開(kāi)發(fā)出來(lái)的一整套先進(jìn)的設(shè)計(jì)電子系統(tǒng)的子系統(tǒng)的軟件工具軟件工具。計(jì)算機(jī)并口計(jì)算機(jī)并口器件編程接口器件編程接口PCB BoardPCB BoardPLD編程目編程目標(biāo)文件標(biāo)文件EDAEDA技術(shù)技術(shù)一、一、EDAEDA技術(shù)技術(shù)是立足于計(jì)算機(jī)工作平臺(tái)開(kāi)發(fā)出來(lái)的一整套先進(jìn)的設(shè)計(jì)電子系統(tǒng)的軟件工具。是在計(jì)算機(jī)的輔助下完成電子產(chǎn)品設(shè)計(jì)方案的輸入、處理、仿真和下載的一種硬件設(shè)計(jì)技術(shù)。是微電子技術(shù)中的核心技術(shù)之一，是現(xiàn)代集成系統(tǒng)設(shè)計(jì)的重要方法。EDAEDA技術(shù)技術(shù)2 2EDAEDA技術(shù)的歷史技術(shù)的歷史 以以計(jì)算機(jī)計(jì)算機(jī)科學(xué)、科學(xué)、微電子微電子技術(shù)的發(fā)展為基礎(chǔ)技

3、術(shù)的發(fā)展為基礎(chǔ) 匯集了計(jì)算機(jī)圖形學(xué)、拓?fù)鋵W(xué)和計(jì)算數(shù)學(xué)等學(xué)科的最新成果匯集了計(jì)算機(jī)圖形學(xué)、拓?fù)鋵W(xué)和計(jì)算數(shù)學(xué)等學(xué)科的最新成果（1 1）CADCAD（Computer-Aided DesignComputer-Aided Design）階段（階段（1964197819641978）“上帝時(shí)代”最早的EDA技術(shù)：電路模擬、邏輯模擬、MOS同步和模擬、PCB布局、線路布線和標(biāo)準(zhǔn)電池等技術(shù) 只能進(jìn)行PCB板布局布線和簡(jiǎn)單版圖繪制EDAEDA技術(shù)技術(shù)（2 2）CAECAE（Computer-Aided EngineeringComputer-Aided Engineering）階段（階段（197819971

4、9781997） “英雄英雄時(shí)代時(shí)代” 電子電子CADCAD工具逐步完善，單點(diǎn)工具集成化工具逐步完善，單點(diǎn)工具集成化 并從技術(shù)上向并從技術(shù)上向CAECAE過(guò)渡：誕生了先進(jìn)的布局和布線、邏輯綜合、過(guò)渡：誕生了先進(jìn)的布局和布線、邏輯綜合、HDLHDL語(yǔ)言、模擬加速器和仿真器以及高級(jí)綜合等技術(shù)語(yǔ)言、模擬加速器和仿真器以及高級(jí)綜合等技術(shù)（3 3）EDAEDA階段（階段（19931993現(xiàn)在）現(xiàn)在） “人性人性時(shí)代時(shí)代” ” 微電子工藝飛速發(fā)展，工藝水平已達(dá)到深亞微米級(jí)；晶體管集成微電子工藝飛速發(fā)展，工藝水平已達(dá)到深亞微米級(jí)；晶體管集成度提高到百萬(wàn)門(mén)甚至千萬(wàn)門(mén)級(jí)；因特網(wǎng)開(kāi)始進(jìn)入廣泛應(yīng)用階段，度提高到百萬(wàn)

5、門(mén)甚至千萬(wàn)門(mén)級(jí)；因特網(wǎng)開(kāi)始進(jìn)入廣泛應(yīng)用階段，工程師們開(kāi)始設(shè)計(jì)系統(tǒng)級(jí)芯片工程師們開(kāi)始設(shè)計(jì)系統(tǒng)級(jí)芯片(systems-on-chip)(systems-on-chip) EDAEDA技術(shù)發(fā)展到物理校驗(yàn)、布局、邏輯綜合、模擬設(shè)計(jì)以及軟件技術(shù)發(fā)展到物理校驗(yàn)、布局、邏輯綜合、模擬設(shè)計(jì)以及軟件/ /硬件協(xié)同設(shè)計(jì)。硬件協(xié)同設(shè)計(jì)。 EDAEDA技術(shù)已成為電子設(shè)計(jì)的重要工具技術(shù)已成為電子設(shè)計(jì)的重要工具 EDAEDA技術(shù)受制造技術(shù)驅(qū)動(dòng)而發(fā)展技術(shù)受制造技術(shù)驅(qū)動(dòng)而發(fā)展 隨微電子技術(shù)、計(jì)算機(jī)技術(shù)而發(fā)展隨微電子技術(shù)、計(jì)算機(jī)技術(shù)而發(fā)展EDAEDA技術(shù)技術(shù)3 3現(xiàn)代現(xiàn)代EDAEDA技術(shù)的特點(diǎn)技術(shù)的特點(diǎn) 特征：采用高級(jí)語(yǔ)言描述

6、，具有系統(tǒng)級(jí)仿真和綜合能力（1 1）采用硬件描述語(yǔ)言采用硬件描述語(yǔ)言HDLHDL（Hardware Description LanguageHardware Description Language）v 與原理圖設(shè)計(jì)方法相比： 更適于描述更適于描述大規(guī)模大規(guī)模的系統(tǒng)的系統(tǒng) 在在抽象抽象的層次上描述系統(tǒng)的的層次上描述系統(tǒng)的結(jié)構(gòu)結(jié)構(gòu)與與功能功能v 采用HDL的優(yōu)點(diǎn)： 語(yǔ)言的公開(kāi)可利用性語(yǔ)言的公開(kāi)可利用性 設(shè)計(jì)與工藝的無(wú)關(guān)性設(shè)計(jì)與工藝的無(wú)關(guān)性 寬范圍的描述能力寬范圍的描述能力系統(tǒng)級(jí)、算法級(jí)、系統(tǒng)級(jí)、算法級(jí)、RTLRTL級(jí)、門(mén)級(jí)、開(kāi)關(guān)級(jí)級(jí)、門(mén)級(jí)、開(kāi)關(guān)級(jí) 便于組織大規(guī)模系統(tǒng)的設(shè)計(jì)便于組織大規(guī)模系統(tǒng)的設(shè)計(jì)

7、 便于設(shè)計(jì)的復(fù)用、交流、保存與修改便于設(shè)計(jì)的復(fù)用、交流、保存與修改EDAEDA技術(shù)技術(shù)（2 2）高層綜合和優(yōu)化高層綜合和優(yōu)化 支持系統(tǒng)級(jí)的綜合與優(yōu)化。支持系統(tǒng)級(jí)的綜合與優(yōu)化。 綜合：通過(guò)：通過(guò)EDAEDA工具把用工具把用HDLHDL語(yǔ)言描述的模塊自動(dòng)轉(zhuǎn)換為用門(mén)級(jí)語(yǔ)言描述的模塊自動(dòng)轉(zhuǎn)換為用門(mén)級(jí)電路網(wǎng)表表示的模塊，即將電路映射到器件的專(zhuān)用基本結(jié)構(gòu)。電路網(wǎng)表表示的模塊，即將電路映射到器件的專(zhuān)用基本結(jié)構(gòu)。 優(yōu)化：采用優(yōu)化算法，將設(shè)計(jì)簡(jiǎn)化，去除冗余項(xiàng)，提高系統(tǒng)運(yùn)行：采用優(yōu)化算法，將設(shè)計(jì)簡(jiǎn)化，去除冗余項(xiàng)，提高系統(tǒng)運(yùn)行速度。速度。（3 3）并行工程并行工程 定義：一種系統(tǒng)化的、集成化的、并行的產(chǎn)品及相關(guān)過(guò)程

8、（指制：一種系統(tǒng)化的、集成化的、并行的產(chǎn)品及相關(guān)過(guò)程（指制造和維護(hù)）的開(kāi)發(fā)模式。造和維護(hù)）的開(kāi)發(fā)模式。 現(xiàn)代現(xiàn)代EDAEDA工具建立了并行工程框架結(jié)構(gòu)的開(kāi)發(fā)環(huán)境，支持多人同工具建立了并行工程框架結(jié)構(gòu)的開(kāi)發(fā)環(huán)境，支持多人同時(shí)并行進(jìn)行設(shè)計(jì)。時(shí)并行進(jìn)行設(shè)計(jì)。一種軟件平臺(tái)結(jié)構(gòu)（4 4）開(kāi)放性和標(biāo)準(zhǔn)化開(kāi)放性和標(biāo)準(zhǔn)化開(kāi)放性開(kāi)放性： EDA工具只要具有符合標(biāo)準(zhǔn)的開(kāi)放式框架結(jié)構(gòu)，就可以接納其他廠商的EDA工具一起進(jìn)行設(shè)計(jì)資源共享標(biāo)準(zhǔn)化標(biāo)準(zhǔn)化：隨著設(shè)計(jì)數(shù)據(jù)格式標(biāo)準(zhǔn)化EDA框架標(biāo)準(zhǔn)化，即在同一個(gè)工作站上集成各具特色的多種EDA工具，它們能夠協(xié)同工作。 EDAEDA技術(shù)技術(shù)4 4EDAEDA技術(shù)的范疇和應(yīng)用技術(shù)的范

9、疇和應(yīng)用 可分為系統(tǒng)級(jí)、門(mén)級(jí)和物理實(shí)現(xiàn)級(jí)三個(gè)層次的輔助設(shè)計(jì)過(guò)程 涵蓋了從系統(tǒng)級(jí)設(shè)計(jì)到版圖設(shè)計(jì)的全過(guò)程，涉及電子電路設(shè)計(jì)的各個(gè)領(lǐng)域：IC版圖設(shè)計(jì)PLD開(kāi)發(fā)電路（原理）設(shè)計(jì) 模擬電路模擬電路 數(shù)字電路數(shù)字電路 混合電路混合電路 高速電路高速電路PCB板設(shè)計(jì)本本課程內(nèi)容課程內(nèi)容EDAEDA技術(shù)技術(shù)5 5EDAEDA技術(shù)發(fā)展的現(xiàn)狀技術(shù)發(fā)展的現(xiàn)狀 EDA技術(shù)在進(jìn)入21世紀(jì)后，得到了更大的發(fā)展，突出表現(xiàn)在以下幾個(gè)方面： 使電子設(shè)計(jì)成果以自主知識(shí)產(chǎn)權(quán)的方式得以明確表達(dá)和確認(rèn)成為可能； 在設(shè)計(jì)和仿真兩方面支持標(biāo)準(zhǔn)硬件描述語(yǔ)言的功能強(qiáng)大的EDA軟件不斷推出。 電子技術(shù)全方位納入EDA領(lǐng)域； EDA使得電子領(lǐng)域各

10、學(xué)科的界限更加模糊，更加互為包容； 更大規(guī)模的FPGA和CPLD器件不斷推出； 基于EDA工具的ASIC設(shè)計(jì)標(biāo)準(zhǔn)單元已涵蓋大規(guī)模電子系統(tǒng)及IP核模塊； 軟硬件IP核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計(jì)應(yīng)用領(lǐng)域得到進(jìn)一步確認(rèn)； SoC高效低成本設(shè)計(jì)技術(shù)的成熟。EDAEDA技術(shù)技術(shù)6 6EDAEDA技術(shù)的發(fā)展方向技術(shù)的發(fā)展方向（1）將沿著智能化、高性能、高層次綜合方向發(fā)展（2）支持軟硬件協(xié)同設(shè)計(jì) 芯片和芯片工作所需的應(yīng)用軟件同時(shí)設(shè)計(jì)，同時(shí)完成。芯片和芯片工作所需的應(yīng)用軟件同時(shí)設(shè)計(jì)，同時(shí)完成。 采用協(xié)同設(shè)計(jì)，可以及早發(fā)現(xiàn)問(wèn)題，保證一次設(shè)計(jì)成功，采用協(xié)同設(shè)計(jì)，可以及早發(fā)現(xiàn)問(wèn)題，保證一次設(shè)計(jì)成功，縮短開(kāi)

11、發(fā)周期，這在設(shè)計(jì)大系統(tǒng)時(shí)尤為重要?？s短開(kāi)發(fā)周期，這在設(shè)計(jì)大系統(tǒng)時(shí)尤為重要。 （3）采用描述系統(tǒng)的新的設(shè)計(jì)語(yǔ)言 這種語(yǔ)言統(tǒng)一對(duì)硬件和軟件進(jìn)行描述和定義，從開(kāi)始設(shè)這種語(yǔ)言統(tǒng)一對(duì)硬件和軟件進(jìn)行描述和定義，從開(kāi)始設(shè)計(jì)功能參數(shù)的提出直至最終的驗(yàn)證。計(jì)功能參數(shù)的提出直至最終的驗(yàn)證。 能夠使設(shè)計(jì)過(guò)程一體化；設(shè)計(jì)效率更高；而且必須從現(xiàn)能夠使設(shè)計(jì)過(guò)程一體化；設(shè)計(jì)效率更高；而且必須從現(xiàn)存的方法學(xué)中深化出來(lái)存的方法學(xué)中深化出來(lái)。 （4） 推出更好的仿真和驗(yàn)證工具 隨著單一芯片上邏輯門(mén)數(shù)量超過(guò)百萬(wàn)門(mén)，對(duì)設(shè)計(jì)的驗(yàn)證隨著單一芯片上邏輯門(mén)數(shù)量超過(guò)百萬(wàn)門(mén)，對(duì)設(shè)計(jì)的驗(yàn)證工作將變得比設(shè)計(jì)任務(wù)本身還要艱難。工作將變得比設(shè)計(jì)任務(wù)本身

12、還要艱難。數(shù)字系統(tǒng)設(shè)計(jì)數(shù)字系統(tǒng)設(shè)計(jì)問(wèn)題的提出問(wèn)題的提出設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)電子秒表電路電子秒表電路，使之完成以下功能：，使之完成以下功能：按按0.01s0.01s的步長(zhǎng)進(jìn)行計(jì)時(shí)；的步長(zhǎng)進(jìn)行計(jì)時(shí)；具有異步清零和啟動(dòng)具有異步清零和啟動(dòng)/ /停止計(jì)數(shù)功能；停止計(jì)數(shù)功能；并用數(shù)碼管顯示其秒高位、秒低位，百分秒高位、并用數(shù)碼管顯示其秒高位、秒低位，百分秒高位、百分秒低位。百分秒低位。為便于顯示，秒和百分秒信號(hào)均采用為便于顯示，秒和百分秒信號(hào)均采用BCDBCD碼計(jì)數(shù)方碼計(jì)數(shù)方式。式。 問(wèn)題的提出（續(xù)）問(wèn)題的提出（續(xù)）輸入信號(hào)：clk：系統(tǒng)時(shí)鐘信號(hào)，f=50MHz；clr：異步清零信號(hào)，負(fù)脈沖有效；starts

13、top：?jiǎn)?停信號(hào)，負(fù)脈沖有效。輸出信號(hào)：dsec6.0：驅(qū)動(dòng)數(shù)碼管，顯示秒高位；sec6.0：驅(qū)動(dòng)數(shù)碼管，顯示秒低位；cn：分鐘的進(jìn)位信號(hào)，接發(fā)光二極管，高有效；secd6.0、secm6.0 分別顯示百分秒高位和百分秒低位。解決方案解決方案11傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法1. 根據(jù)設(shè)計(jì)要求劃分功能模塊；2. 確定輸入和輸出的關(guān)系，畫(huà)出真值表；3. 由真值表寫(xiě)出邏輯表達(dá)式；4. 利用公式或卡諾圖進(jìn)行人工化簡(jiǎn)；5. 根據(jù)化簡(jiǎn)后的邏輯表達(dá)式畫(huà)出電路原理圖；6. 在面包板上進(jìn)行實(shí)驗(yàn)，驗(yàn)證電路的正確性；7. 若無(wú)錯(cuò)誤，再在透明薄膜上用貼圖符號(hào)貼PCB圖；8. 檢查后送制板廠制板；9.

14、 對(duì)PCB板進(jìn)行安裝、調(diào)試，若有大的錯(cuò)誤，修改設(shè)計(jì)，重復(fù)以上過(guò)程，重新制板。搭積木的方式！搭積木的方式！基于基于電路板電路板的設(shè)計(jì)方法的設(shè)計(jì)方法采用固定功能的器件采用固定功能的器件（通用型器件），通過(guò)設(shè)計(jì)（通用型器件），通過(guò)設(shè)計(jì)電路板電路板來(lái)實(shí)現(xiàn)系統(tǒng)功能來(lái)實(shí)現(xiàn)系統(tǒng)功能解決方案解決方案22現(xiàn)代的數(shù)字系統(tǒng)設(shè)計(jì)方法現(xiàn)代的數(shù)字系統(tǒng)設(shè)計(jì)方法 首先在計(jì)算機(jī)上安裝EDA軟件，它們能幫助設(shè)計(jì)者自動(dòng)完成幾乎所有的設(shè)計(jì)過(guò)程；再選擇合適的PLD芯片，可以在一片芯片中實(shí)現(xiàn)整個(gè)數(shù)字系統(tǒng)?；诨谛酒酒脑O(shè)計(jì)方法的設(shè)計(jì)方法采用采用PLDPLD（可編程邏輯器件）可編程邏輯器件），利用利用EDAEDA開(kāi)發(fā)工具，通過(guò)開(kāi)發(fā)工具

15、，通過(guò)芯片芯片設(shè)計(jì)來(lái)實(shí)現(xiàn)系統(tǒng)功能。設(shè)計(jì)來(lái)實(shí)現(xiàn)系統(tǒng)功能。EDA軟件軟件空白空白PLD+數(shù)字系統(tǒng)數(shù)字系統(tǒng)編程編程現(xiàn)代的數(shù)字系統(tǒng)設(shè)計(jì)方法現(xiàn)代的數(shù)字系統(tǒng)設(shè)計(jì)方法1.根據(jù)設(shè)計(jì)要求劃分功能模塊2. PLD開(kāi)發(fā)（利用EDA工具）（1）設(shè)計(jì)輸入：采用硬件描述語(yǔ)言（HDL），用條件語(yǔ)句或賦值語(yǔ)句表示輸入和輸出的邏輯關(guān)系，將整個(gè)程序輸入到計(jì)算機(jī)中；（2）設(shè)計(jì)的編譯：EDA工具可自動(dòng)進(jìn)行邏輯綜合，將功能描述轉(zhuǎn)換為門(mén)級(jí)描述，或轉(zhuǎn)換成具體PLD的網(wǎng)表文件，將網(wǎng)表文件自動(dòng)適配到具體芯片中進(jìn)行布局布線；（3）功能仿真和時(shí)序仿真；（4）編程下載到實(shí)際芯片中，在實(shí)驗(yàn)臺(tái)上進(jìn)行驗(yàn)證；（5）在每一階段若有問(wèn)題，可在計(jì)算機(jī)上直接修改設(shè)

16、計(jì)，重復(fù)以上過(guò)程?，F(xiàn)代的數(shù)字系統(tǒng)設(shè)計(jì)方法現(xiàn)代的數(shù)字系統(tǒng)設(shè)計(jì)方法3. 設(shè)計(jì)包含PLD芯片的電路板（1）在計(jì)算機(jī)上利用EDA軟件畫(huà)電路原理圖；（2） 進(jìn)行電氣規(guī)則檢查無(wú)誤后，自動(dòng)生成網(wǎng)表文件；（3） 利用EDA軟件畫(huà)PCB圖，自動(dòng)布線；（4） 自動(dòng)進(jìn)行設(shè)計(jì)規(guī)則檢查，無(wú)誤后輸出文件，制板。 優(yōu)點(diǎn)優(yōu)點(diǎn)：效率高效率高所有這一切，幾乎都是借助計(jì)算機(jī)利所有這一切，幾乎都是借助計(jì)算機(jī)利用用EDAEDA軟件軟件自動(dòng)自動(dòng)完成！完成！容易檢查錯(cuò)誤，便于修改；容易檢查錯(cuò)誤，便于修改；設(shè)計(jì)周期短、成功率很高設(shè)計(jì)周期短、成功率很高 ；產(chǎn)品體積小。產(chǎn)品體積小。EDAEDA技術(shù)的范疇技術(shù)的范疇模擬電路模擬電路數(shù)字電路數(shù)字電路

17、混合電路混合電路設(shè)計(jì)輸入設(shè)計(jì)輸入邏輯綜合邏輯綜合仿真仿真編程下載編程下載本課程內(nèi)容本課程內(nèi)容！學(xué)習(xí)學(xué)習(xí)EDA到到底有什么用底有什么用呢？呢？真有趣，可以按自己的想法設(shè)計(jì)一個(gè)芯片！真有趣，可以按自己的想法設(shè)計(jì)一個(gè)芯片！我也要參加全國(guó)大學(xué)我也要參加全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽！生電子設(shè)計(jì)競(jìng)賽！呀，畢業(yè)設(shè)計(jì)和馮如杯正好能用得上哎！呀，畢業(yè)設(shè)計(jì)和馮如杯正好能用得上哎！原來(lái)在一個(gè)芯片里就可以設(shè)計(jì)原來(lái)在一個(gè)芯片里就可以設(shè)計(jì)一個(gè)完整的計(jì)算機(jī)系統(tǒng)呀！一個(gè)完整的計(jì)算機(jī)系統(tǒng)呀！找工作時(shí)也算得上一技之長(zhǎng)哦！找工作時(shí)也算得上一技之長(zhǎng)哦！數(shù)字系統(tǒng)的設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì) 數(shù)字電路數(shù)字電路：對(duì)數(shù)字信號(hào)進(jìn)行對(duì)數(shù)字信號(hào)進(jìn)行算術(shù)算術(shù)運(yùn)算

18、和運(yùn)算和邏輯邏輯運(yùn)算的電路。運(yùn)算的電路。 數(shù)字集成電路數(shù)字集成電路：在一塊半導(dǎo)體基片上，把眾多的數(shù)字電路在一塊半導(dǎo)體基片上，把眾多的數(shù)字電路基本單元制作在一起形成的數(shù)字電路基本單元制作在一起形成的數(shù)字電路 。 數(shù)字集成電路按集成度分?jǐn)?shù)字集成電路按集成度分 每塊包含基本元件數(shù)小小規(guī)模集成電路規(guī)模集成電路SSICSSIC， 10 10 100 100個(gè)；個(gè)；中中規(guī)模集成電路規(guī)模集成電路MSICMSIC， 100 100 1000 1000個(gè)；個(gè)；大大規(guī)模集成電路規(guī)模集成電路LSICLSIC， 1000 1000 10000 10000個(gè)；個(gè)；超大超大規(guī)模集成電路規(guī)模集成電路VLSICVLSIC，

19、1000010000個(gè)以上。個(gè)以上。 2. 2. 數(shù)字集成電路數(shù)字集成電路數(shù)字系統(tǒng)的設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì)按邏輯功能的特點(diǎn)分按邏輯功能的特點(diǎn)分：（1）通用型：具有很強(qiáng)的通用性，邏輯功能較簡(jiǎn)單，且固定具有很強(qiáng)的通用性，邏輯功能較簡(jiǎn)單，且固定不變。不變。（2）專(zhuān)用型：即專(zhuān)用集成電路即專(zhuān)用集成電路ASICASIC（Application Specific Application Specific Integrated CircuitIntegrated Circuit），），為某種專(zhuān)門(mén)用途而設(shè)計(jì)的集成電路。為某種專(zhuān)門(mén)用途而設(shè)計(jì)的集成電路。 數(shù)字系統(tǒng)的發(fā)展得益于數(shù)字系統(tǒng)的發(fā)展得益于數(shù)字器件數(shù)字器件和和集成

20、技術(shù)集成技術(shù)的發(fā)展。的發(fā)展。摩爾定律（摩爾定律（Moores lawMoores law）：每每1818個(gè)個(gè)月，芯片集成度提高月，芯片集成度提高1 1倍，功耗下降一半倍，功耗下降一半。數(shù)字系統(tǒng)的設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì) SSICMSIC LSIC VLSIC SOC（System On Chip片上系統(tǒng)）SOPC（System On a Programmable Chip，可編程片上系統(tǒng)）3. 3. 數(shù)字器件的發(fā)展數(shù)字器件的發(fā)展4. 4. 集成（集成（ICIC，Integrated CircuitsIntegrated Circuits）技術(shù)的發(fā)展技術(shù)的發(fā)展 芯片的工藝線寬越來(lái)越小芯片的工藝線寬越來(lái)

21、越小 從從19971997年的年的0.350.35 m m，發(fā)展到現(xiàn)在的發(fā)展到現(xiàn)在的90nm90nm。 設(shè)計(jì)周期越來(lái)越短設(shè)計(jì)周期越來(lái)越短 19971997年時(shí)需要年時(shí)需要12121818月，現(xiàn)在可能只需要半年甚至更短！月，現(xiàn)在可能只需要半年甚至更短！ 集成度越來(lái)越高集成度越來(lái)越高 從從19971997年的年的2020萬(wàn)萬(wàn)5050萬(wàn)門(mén)，發(fā)展到現(xiàn)在的幾千萬(wàn)門(mén)。萬(wàn)門(mén)，發(fā)展到現(xiàn)在的幾千萬(wàn)門(mén)。數(shù)字系統(tǒng)的設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì) 最具有代表性的IC芯片：微控制芯片微控制芯片（MCU，Micro Control Unit）可編程邏輯器件（可編程邏輯器件（PLD，Programmable Logic Device）

22、 數(shù)字信號(hào)處理器（數(shù)字信號(hào)處理器（DSP，Digital Signal Processor）大規(guī)模存儲(chǔ)芯片（大規(guī)模存儲(chǔ)芯片（RAM/ROM，Random Access Memory/Read Only Memory）光電集成芯片（光電集成芯片（OEIC，Optical Electronic IC） 以上這些器件構(gòu)成了現(xiàn)代數(shù)字系統(tǒng)的基石。以上這些器件構(gòu)成了現(xiàn)代數(shù)字系統(tǒng)的基石。數(shù)字系統(tǒng)的設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì)二、二、傳統(tǒng)傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法的數(shù)字系統(tǒng)設(shè)計(jì)方法n 基于電路板采用固定功能器件（通用型器件），通過(guò)設(shè)計(jì)電路板來(lái)實(shí)現(xiàn)系統(tǒng)功能寫(xiě)出真值表或狀態(tài)表寫(xiě)出真值表或狀態(tài)表推出邏輯表達(dá)式推出邏輯表達(dá)式化簡(jiǎn)化

23、簡(jiǎn)邏輯電路圖邏輯電路圖用小規(guī)模邏輯器件來(lái)實(shí)現(xiàn)用小規(guī)模邏輯器件來(lái)實(shí)現(xiàn)采用自下而上（Bottom Up）的設(shè)計(jì)方法采用通用型邏輯器件搭積木式的方式 在系統(tǒng)硬件設(shè)計(jì)的后期進(jìn)行仿真和調(diào)試 主要設(shè)計(jì)文件是電路原理圖 數(shù)字系統(tǒng)的設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì)三、三、現(xiàn)代現(xiàn)代的數(shù)字系統(tǒng)設(shè)計(jì)方法的數(shù)字系統(tǒng)設(shè)計(jì)方法 基于芯片采用PLD，利用EDA開(kāi)發(fā)工具，通過(guò)芯片設(shè)計(jì)來(lái)實(shí)現(xiàn)系統(tǒng)功能。計(jì)算機(jī)計(jì)算機(jī)+EDA軟件軟件空白空白PLD+ 數(shù)字系統(tǒng)數(shù)字系統(tǒng)通常采用自上而下（Top Down）的設(shè)計(jì)方法采用可編程邏輯器件 在系統(tǒng)硬件設(shè)計(jì)的早期進(jìn)行仿真主要設(shè)計(jì)文件是用硬件描述語(yǔ)言編寫(xiě)的源程序降低了硬件電路設(shè)計(jì)難度自行定義器件內(nèi)部的邏輯和引

24、腳寫(xiě)出真值表或狀態(tài)表 EDA開(kāi)發(fā)工具自動(dòng)進(jìn)行邏輯綜合 模擬仿真編程下載到PLD中數(shù)字系統(tǒng)的設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì)特 點(diǎn)傳統(tǒng)方法現(xiàn)代方法采用器件通用型器件通用型器件PLD設(shè)計(jì)對(duì)象電路板電路板芯片芯片設(shè)計(jì)方法自下而上自下而上自上而下自上而下仿真時(shí)期系統(tǒng)硬件設(shè)計(jì)后期系統(tǒng)硬件設(shè)計(jì)后期系統(tǒng)硬件設(shè)計(jì)早期系統(tǒng)硬件設(shè)計(jì)早期主要設(shè)計(jì)文件電路原理圖電路原理圖HDL語(yǔ)言編寫(xiě)的程序語(yǔ)言編寫(xiě)的程序數(shù)字系統(tǒng)的兩種設(shè)計(jì)方法比較數(shù)字系統(tǒng)的兩種設(shè)計(jì)方法比較數(shù)字系統(tǒng)的設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì)1. 1.自上而下的設(shè)計(jì)（自上而下的設(shè)計(jì)（Top DownTop Down）占據(jù)主導(dǎo)地位 輔助的設(shè)計(jì)手段 功能模塊劃分子模塊設(shè)計(jì)系統(tǒng)級(jí)設(shè)計(jì)系統(tǒng)級(jí)設(shè)計(jì)功

25、能級(jí)描述功能級(jí)描述功能仿真功能仿真門(mén)級(jí)描述門(mén)級(jí)描述時(shí)序仿真時(shí)序仿真若仿真未通若仿真未通過(guò)，則需修過(guò)，則需修改設(shè)計(jì)！改設(shè)計(jì)！2.2.自下而上的設(shè)計(jì)（自下而上的設(shè)計(jì)（Bottom UpBottom Up）設(shè)計(jì)基本單元設(shè)計(jì)基本單元構(gòu)成子模塊構(gòu)成子模塊子系統(tǒng)子系統(tǒng)系統(tǒng)系統(tǒng)EDAEDA技術(shù)與技術(shù)與PLDPLD什么是什么是PLDPLD？1 1什么是什么是PLDPLD？ PLD：Programmable Logic Device，可編程邏輯器件是用戶可自行定義其邏輯功能的一種專(zhuān)用集成電路（ASIC）。 作為一種通用型器件生產(chǎn)，作為一種通用型器件生產(chǎn)，但但其邏輯功能由用戶通過(guò)器件編程其邏輯功能由用戶通過(guò)器件編

26、程自行設(shè)定。自行設(shè)定。 PLDPLD是一種數(shù)字集成電路的是一種數(shù)字集成電路的半成品半成品，在它的芯片上按照一定的，在它的芯片上按照一定的排列方式集成了大量的門(mén)和觸發(fā)器等基本邏輯元件，使用者可排列方式集成了大量的門(mén)和觸發(fā)器等基本邏輯元件，使用者可以利用某種開(kāi)發(fā)工具對(duì)它進(jìn)行加工，等于把片內(nèi)的元件連接起以利用某種開(kāi)發(fā)工具對(duì)它進(jìn)行加工，等于把片內(nèi)的元件連接起來(lái)，使它完成某個(gè)邏輯電路或系統(tǒng)功能，成為一個(gè)可以在實(shí)際來(lái)，使它完成某個(gè)邏輯電路或系統(tǒng)功能，成為一個(gè)可以在實(shí)際電子系統(tǒng)中使用的專(zhuān)用集成電路。電子系統(tǒng)中使用的專(zhuān)用集成電路。PLD集中了通用型集中了通用型器件和器件和ASIC的優(yōu)的優(yōu)點(diǎn)！點(diǎn)！EDAEDA技

27、術(shù)與技術(shù)與PLDPLD2 2PLDPLD的特點(diǎn)的特點(diǎn)（1）編程方便：利用開(kāi)發(fā)工具，用戶可反復(fù)編程、擦除，利用開(kāi)發(fā)工具，用戶可反復(fù)編程、擦除，修改設(shè)計(jì)方便修改設(shè)計(jì)方便 （2）集成度高：?jiǎn)纹壿嬮T(mén)數(shù)已達(dá)數(shù)十萬(wàn)門(mén)甚至上百萬(wàn)門(mén)單片邏輯門(mén)數(shù)已達(dá)數(shù)十萬(wàn)門(mén)甚至上百萬(wàn)門(mén)（3）速度快（4）價(jià)格低（5）開(kāi)發(fā)周期短：EDAEDA開(kāi)發(fā)工具齊全，設(shè)計(jì)人員在很短時(shí)間開(kāi)發(fā)工具齊全，設(shè)計(jì)人員在很短時(shí)間內(nèi)可完成電路設(shè)計(jì)的輸入、編譯、仿真和編程，大大縮短內(nèi)可完成電路設(shè)計(jì)的輸入、編譯、仿真和編程，大大縮短了開(kāi)發(fā)周期。了開(kāi)發(fā)周期。 EDAEDA技術(shù)與技術(shù)與PLDPLD三、三、PLDPLD的發(fā)展演變的發(fā)展演變 發(fā)展于20世紀(jì)70年代初

28、。 主要有FPLA、PAL、GAL、CPLD和FPGA等。器件含義出現(xiàn)時(shí)期FPLA現(xiàn)場(chǎng)可編程邏輯陣列現(xiàn)場(chǎng)可編程邏輯陣列20世紀(jì)世紀(jì)70年代初年代初PAL可編程陣列邏輯可編程陣列邏輯20世紀(jì)世紀(jì)70年代末期年代末期GAL通用陣列邏輯通用陣列邏輯20世紀(jì)世紀(jì)80年代初期年代初期CPLD復(fù)雜可編程邏輯器件復(fù)雜可編程邏輯器件20世紀(jì)世紀(jì)80年代中期年代中期FPGA現(xiàn)場(chǎng)可編程門(mén)陣列現(xiàn)場(chǎng)可編程門(mén)陣列20世紀(jì)世紀(jì)80年代中期年代中期表表1-2 PLD1-2 PLD的發(fā)展演變的發(fā)展演變EDAEDA技術(shù)與技術(shù)與PLDPLD工藝線寬工藝線寬：由于生產(chǎn)工藝的發(fā)展，：由于生產(chǎn)工藝的發(fā)展，PLD集成電路的工藝集成電路的

29、工藝線寬可達(dá)到線寬可達(dá)到0.35 m（1997年），年），0.15 m（2001年），年）， 0.13 m（2002、2003年），年）， 0.1 m（2004年）；年）； 90nm（2005年）；目前年）；目前半導(dǎo)體公司半導(dǎo)體公司正重點(diǎn)研發(fā)正重點(diǎn)研發(fā)60nm工藝。工藝。集成度集成度：在一塊硅片上可集成上千萬(wàn)個(gè)以上邏輯門(mén)。：在一塊硅片上可集成上千萬(wàn)個(gè)以上邏輯門(mén)。速度速度：器件的速度指標(biāo)：器件的速度指標(biāo)，F(xiàn)PGA的門(mén)延時(shí)的門(mén)延時(shí)3ns，CPLD的系統(tǒng)速度的系統(tǒng)速度180MHz。工藝手段工藝手段：CMOS工藝在速度上超過(guò)雙極型工藝，成為工藝在速度上超過(guò)雙極型工藝，成為PLD的主要工藝手段。的主要工

30、藝手段。 EDAEDA技術(shù)與技術(shù)與PLDPLD四、四、EDAEDA技術(shù)技術(shù)與與PLDPLD的關(guān)系的關(guān)系 PLD的應(yīng)用開(kāi)發(fā)過(guò)程中貫穿著EDA技術(shù)的應(yīng)用原始設(shè)計(jì)輸入原始設(shè)計(jì)輸入EDAEDA開(kāi)發(fā)軟件開(kāi)發(fā)軟件器件配置信息器件配置信息PLDPLD硬件設(shè)備硬件設(shè)備PLDPLD在在編程靈活性編程靈活性、容量容量與與速度速度等方面達(dá)到了相當(dāng)高的水平，可在一個(gè)器等方面達(dá)到了相當(dāng)高的水平，可在一個(gè)器件中實(shí)現(xiàn)具有相當(dāng)規(guī)模的、完整、高速的數(shù)字系統(tǒng)。件中實(shí)現(xiàn)具有相當(dāng)規(guī)模的、完整、高速的數(shù)字系統(tǒng)。EDAEDA開(kāi)發(fā)工具也十分成熟高效，可使用開(kāi)發(fā)工具也十分成熟高效，可使用HDLHDL語(yǔ)言、電路圖、波形圖等多種語(yǔ)言、電路圖、波

31、形圖等多種方法進(jìn)行設(shè)計(jì)輸入，并進(jìn)行綜合、仿真與編程。方法進(jìn)行設(shè)計(jì)輸入，并進(jìn)行綜合、仿真與編程。 PLDPLD廣泛應(yīng)用于廣泛應(yīng)用于產(chǎn)品開(kāi)發(fā)產(chǎn)品開(kāi)發(fā)、原型設(shè)計(jì)原型設(shè)計(jì)、小批量小批量生產(chǎn)生產(chǎn)中。中。 隨著隨著PLDPLD成本和功耗不斷降低、性能大幅度提成本和功耗不斷降低、性能大幅度提高，高，PLDPLD開(kāi)始取代開(kāi)始取代高端高端 ASICASIC、DSPDSP和和微處理器微處理器。FPGA/CPLD開(kāi)發(fā)板 -ALTERA -LATTICE -XILINXARM開(kāi)發(fā)板 -ARM7 -ARM9DSP開(kāi)發(fā)板 -DSP開(kāi)發(fā)板開(kāi)發(fā)板 -DSP仿真器仿真器單片機(jī)開(kāi)發(fā)板 -單片機(jī)開(kāi)發(fā)板單片機(jī)開(kāi)發(fā)板 -單片機(jī)仿真器單

32、片機(jī)仿真器市場(chǎng)上常見(jiàn)的市場(chǎng)上常見(jiàn)的電子器件電子器件: 單片單片機(jī)機(jī), ARM, DSP, PLD/FPGAARM、DSP、PLD/FPGA的技術(shù)特點(diǎn)和區(qū)別的技術(shù)特點(diǎn)和區(qū)別 ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。ARM架構(gòu)是面向低預(yù)算市場(chǎng)設(shè)計(jì)的第一架構(gòu)是面向低預(yù)算市場(chǎng)設(shè)計(jì)的第一款款RISC微處理器微處理器，基本是基本是32位單片機(jī)的行業(yè)位單片機(jī)的行業(yè)標(biāo)準(zhǔn)標(biāo)準(zhǔn)，它提供一系列內(nèi)核、體系擴(kuò)展、微處理器和系統(tǒng)芯片方案，四個(gè)功能模塊可供生產(chǎn)廠商根據(jù)不同用戶的要求來(lái)配置生產(chǎn)。 由于所有產(chǎn)品均采用一個(gè)

33、通用的軟件體系，所以相同的軟件可在所有產(chǎn)品中運(yùn)行。 目目前前ARM在手持設(shè)備市場(chǎng)占有在手持設(shè)備市場(chǎng)占有90以上的份額以上的份額，可以有效地縮短應(yīng)用程序開(kāi)發(fā)與測(cè)試的時(shí)間，也降低了研發(fā)費(fèi)用。 DSP的技術(shù)特點(diǎn)的技術(shù)特點(diǎn) DSP（digital singnal processor）是一種獨(dú)特的微處理器，有自己的完整指令系統(tǒng)，是以數(shù)字信號(hào)來(lái)處理以數(shù)字信號(hào)來(lái)處理大量信息的器件。一個(gè)數(shù)字信號(hào)處理器在一塊不大的芯片內(nèi)包括有控制單元、運(yùn)算單元、各種寄存器以及一定數(shù)量的存儲(chǔ)單元等等，在其外圍還可以連接若干存儲(chǔ)器，并可以與一定數(shù)量的外部設(shè)備互相通信，有軟、硬件的全面功能，本身就是一個(gè)微型計(jì)算機(jī)。有軟、硬件的全面功

34、能，本身就是一個(gè)微型計(jì)算機(jī)。 DSP采用的是哈佛設(shè)計(jì)采用的是哈佛設(shè)計(jì)，即數(shù)據(jù)總線和地址總線分開(kāi)，使程序和數(shù)據(jù)分別存儲(chǔ)在兩個(gè)分開(kāi)的空間，允許取指令和執(zhí)行指令完全重疊。也就是說(shuō)在執(zhí)行上一條指令的同時(shí)就可取出下一條指令，并進(jìn)行譯碼，這大大的提高了微處理器的速度 。另外還允許在程序空間和數(shù)據(jù)空間之間進(jìn)行傳輸，因?yàn)樵黾恿似骷撵`活性。 其工作原理是接收模擬信號(hào)其工作原理是接收模擬信號(hào)，轉(zhuǎn)換為0或1的數(shù)字信號(hào)，再對(duì)數(shù)字信號(hào)進(jìn)行修改、刪除、強(qiáng)化，并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。它不僅具有可編程性，而且其實(shí)時(shí)運(yùn)行速度可達(dá)每秒數(shù)以千萬(wàn)條復(fù)雜指令程序，遠(yuǎn)遠(yuǎn)超過(guò)通用微處理器，是數(shù)字化電子世

35、界中日益重要的電腦芯片。 它的強(qiáng)大數(shù)據(jù)處理能力和高運(yùn)行速度它的強(qiáng)大數(shù)據(jù)處理能力和高運(yùn)行速度，是最值得稱道的兩大特色。由于它運(yùn)算能力很強(qiáng)，速度很快，體積很小，而且采用軟件編程具有高度的靈活性，因此為從事各種復(fù)雜的應(yīng)用提供了一條有效途徑。 DSP芯片芯片 根據(jù)數(shù)字信號(hào)處理的要求，DSP芯片一般具有如下主要特點(diǎn)： （1）在一個(gè)指令周期內(nèi)可完成一次乘法和一次加法； （2）程序和數(shù)據(jù)空間分開(kāi)，可以同時(shí)訪問(wèn)指令和數(shù)據(jù)； （3）片內(nèi)具有快速RAM，通?？赏ㄟ^(guò)獨(dú)立的數(shù)據(jù)總線在兩塊中同時(shí)訪問(wèn)； （4）具有低開(kāi)銷(xiāo)或無(wú)開(kāi)銷(xiāo)循環(huán)及跳轉(zhuǎn)的硬件支持； （5）快速的中斷處理和硬件I/O支持； （6）具有在單周期內(nèi)操作的多個(gè)

36、硬件地址產(chǎn)生器； （7）可以并行執(zhí)行多個(gè)操作； （8）支持流水線操作，使取指、譯碼和執(zhí)行等操作可以重疊執(zhí)行。 當(dāng)然，與通用微處理器相比，與通用微處理器相比，DSP芯片的其他通用功能相對(duì)芯片的其他通用功能相對(duì)較弱些。較弱些。 FPGA是英文是英文Field Programmable Gate Array（現(xiàn)（現(xiàn)場(chǎng)可編程門(mén)陣列）場(chǎng)可編程門(mén)陣列） 它是在PAL、GAL、PLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物，是專(zhuān)用集成電路（ASIC）中集成度最高的一種。FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Lo

37、gic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。 用戶可對(duì)FPGA內(nèi)部的邏輯模塊和I/O模塊重新配置，以實(shí)現(xiàn)用戶的邏輯。它還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過(guò)編程來(lái)修改。使得硬件的功能可以像軟件一樣通過(guò)編程來(lái)修改。FPGA的技術(shù)特點(diǎn)的技術(shù)特點(diǎn) 作為專(zhuān)用集成電路（作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路）領(lǐng)域中的一種半定制電路，F(xiàn)PGA既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)?？梢院敛豢鋸埖闹v，F(xiàn)PGA能完成任何數(shù)字器件的功能，上至高性能CPU

38、,下至簡(jiǎn)單的74電路，都可以用FPGA來(lái)實(shí)現(xiàn)。FPGA如同一張白紙或是一堆積木，工程師可以通過(guò)傳統(tǒng)的原理圖輸入法，或是硬件描述語(yǔ)言自由的設(shè)計(jì)一個(gè)工程師可以通過(guò)傳統(tǒng)的原理圖輸入法，或是硬件描述語(yǔ)言自由的設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)數(shù)字系統(tǒng)。 通過(guò)軟件仿真，我們可以事先驗(yàn)證設(shè)計(jì)的正確性。在PCB完成以后，還可以利用FPGA的在線修改能力，隨時(shí)修改設(shè)計(jì)而不必改動(dòng)硬件電路。使用FPGA來(lái)開(kāi)發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少PCB面積，提高系統(tǒng)的可靠性。FPGA是由存放在片內(nèi)RAM中的程序來(lái)設(shè)置其工作狀態(tài)的，因此工作時(shí)需要對(duì)片內(nèi)的RAM進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。加電時(shí)，F(xiàn)PGA芯

39、片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無(wú)須專(zhuān)用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時(shí)，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，F(xiàn)PGA的使用非常靈活。 可以說(shuō)，可以說(shuō)，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。一。目前FPGA的品種很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司

40、的FIEX系列等。 ARM、DSP、FPGA區(qū)別區(qū)別 ARM具有比較強(qiáng)的事務(wù)管理功能，可以用來(lái)跑界面以及應(yīng)可以用來(lái)跑界面以及應(yīng)用程序用程序等，其優(yōu)勢(shì)主要體現(xiàn)在控制方面。 DSP主要是用來(lái)計(jì)算的，比如進(jìn)行加密解密、調(diào)制解調(diào)等，優(yōu)勢(shì)是強(qiáng)大的數(shù)據(jù)處理能力和較高的運(yùn)行速度。優(yōu)勢(shì)是強(qiáng)大的數(shù)據(jù)處理能力和較高的運(yùn)行速度。 FPGA可以用VHDL或verilogHDL來(lái)編程，靈活性強(qiáng)，由于能夠進(jìn)行編程、除錯(cuò)、再編程和重復(fù)操作，因此可以充分可以充分地進(jìn)行設(shè)計(jì)開(kāi)發(fā)和驗(yàn)證地進(jìn)行設(shè)計(jì)開(kāi)發(fā)和驗(yàn)證。當(dāng)電路有少量改動(dòng)時(shí)，更能顯示出FPGA的優(yōu)勢(shì)，其現(xiàn)場(chǎng)編程能力可以延長(zhǎng)產(chǎn)品在市場(chǎng)上的壽命，而這種能力可以用來(lái)進(jìn)行系統(tǒng)升級(jí)或除錯(cuò)?；诨贒SP和和ADS8364的高速數(shù)據(jù)采集處理系統(tǒng)的高速數(shù)據(jù)采集處理系統(tǒng) DSP接收上位機(jī)通過(guò)USB總線發(fā)送的命令，完成系統(tǒng)工作參數(shù)的設(shè)置，并通過(guò)模擬地址數(shù)據(jù)總線與CPLD進(jìn)行通信，向CPLD發(fā)送控制命令； 對(duì)外部的多路模擬量輸入進(jìn)行信號(hào)調(diào)理，在CPLD控制下進(jìn)行單通道或多通道A/D轉(zhuǎn)換，將采集到的數(shù)