FPGA設計開發(fā)軟件ISE使用技巧之：片上邏輯分析儀（ChipScope Pro）使用技巧

1、fpga設計開發(fā)軟件ise使用技巧之：片上邏輯分析儀（chipscope pro）使用技巧 6.7 片上規(guī)律分析儀(chipscope pro)用法技巧 在的調(diào)試階段，傳統(tǒng)的辦法在設計fpga的板時，保留一定數(shù)量的fpga管腳作為測試管腳。在調(diào)試的時候?qū)⒁獪y試的信號引到測試管腳，用規(guī)律分析儀觀看內(nèi)部信號。這種辦法存在無數(shù)弊端：一是規(guī)律分析儀價格昂揚，每個公司擁有的數(shù)量有限，在研發(fā)期間往往供不應求，影響進度;二是pcb布線后測試腳的數(shù)量就確定了，不能靈便地增強，當測試腳不夠用時會影響測試，測試管腳太多又影響pcb布局布線。chipscope pro是ise下一款功能強大的在線調(diào)試工具。面向這些問

2、題，chipscope pro都可以有效地解決。6.7.1 chipscope pro概述chipscope pro是針對 virtex-ii pro/ virtex/ virtex-ii/ virtex-em/ spartan-iie/ spartan-iie 系列fpga的在線片內(nèi)信號分析工具。它的主要功能是通過jtag口，在線實時讀取fpga的內(nèi)部信號。chipscope pro的基本原理是利用fpga中未用法的blockram，按照用戶設定的觸發(fā)條件將信號實時地保存到這些blockram中，然后通過jtag口傳送到計算機，最后在計算機屏幕上顯示出時序波形。chipscope pro應用

3、的框圖6.34所示。圖6.34 chipscope pro應用框圖其中ila、icon是為了用法chipscope pro觀看信號而插入的核。chipscope pro工作時普通需要用戶設計中實例化兩種核：一是集成規(guī)律分析儀核(ila core，integrate logic analyzer core)，該核主要用于提供觸發(fā)和捕捉的功能;二是集成控制核(icon core，integrated contorller core)，負責ila core和邊界掃描端口(jtag)的通信。一個icon core可以銜接115個ila core。chipscope pro工作時，ila core按照用

4、戶設置的觸發(fā)條件捕捉數(shù)據(jù)，然后在icon core控制下，通過邊界掃描端口上傳到計算機，最后用chipscope pro analyzer顯示信號波形。6.7.2 chipscope pro設計流程chipscope pro工具箱中包含了3個工具：chipscope pro core generator、chipscope pro core inserter、chipscope pro analyzer，用法chipscope pro在線調(diào)試工具的fpga設計流程6.35所示。由上述流程可知，chipscope pro有兩種用法辦法。第一種是由chipscope pro core genera

5、tor按照設定條件生成在線規(guī)律分析儀ip核，包括icon core、ila core、ila/atc core和iba/opb core等，之后設計人員在原h(huán)dl代碼中實例化這些核，然后舉行綜合、布局布線、下載配置文件，就可以利用chipscope pro analyzer設定的觸發(fā)條件，觀看信號波形。其次種是原代碼完成綜合后，由chipscope core inserter工具插入icon core和ila core等核，它能自動完成在設計網(wǎng)表中插入這些核的工作，而不用手動在hdl代碼中實例化這些核，在實際中應用的比較多，也是推舉大家用法的辦法。下面就重點介紹chipscope pro co

6、re inserter和chipscope pro analyzer的用法，這里以chipscope pro 8.2i為例來介紹。6.7.3 chipscope pro core inserter簡介chipscope pro core inserter的啟動有兩種方式。(1)挺直在windows環(huán)境下運行“開頭”/“程序”/“chipscope pro 8.2i”/“chipscope pro core inserter”指令。運行后即可得到chipscope pro core inserter的用戶界面，6.36所示。(2)可以通過新建資源的辦法，6.37所示。新建chipscope pr

7、o inserter資源后，系統(tǒng)自動生成擴展名為cdc的文件。6.38所示，雙擊擴展名為cdc的文件即可啟動chipscope pro inserter界面。需要注重的是，在雙擊擴展名為cdc的文件時，系統(tǒng)會先對該工程文件舉行綜合。綜合完成后才會啟動chipscope pro inserter。圖6.36 chipscope pro core inserter用戶界面圖6.37 新建chipscope pro inserter資源對話框 圖6.38 新建chipscope pro core inserter資源后的界面這里在綜合前必需先對綜合屬性舉行設置，6.39所示，在綜合屬性對話框中對“s

8、ynthesis options”/“keep hierarchy”選項舉行設置。設置“keep hierarchy”為“yes”或“soft”。雙擊擴展名為cdc的文件，系統(tǒng)完成綜合后，會自動啟動chipscope pro core inserter。設計者通過chipscope pro core inserter對觸發(fā)單元個數(shù)、觸發(fā)寬度、觸發(fā)條件、存儲深度、采樣時刻等參數(shù)舉行設置。設置完畢后，在ise下完成布局布線，下載配制文件，即可用chipscope pro analyzer舉行觀測。下面向chipscope pro core inserter的各項設置做具體的解釋。1.用戶界面啟動c

9、hipscope pro core inserter后，顯示6.40所示的界面。在“input design netlist”文本框中設置輸入設計網(wǎng)表的路徑。設置好后，“output design netlist”和“output directory”會自動生成，設計者也可自己指定。圖6.40 chipscope pro core inserter用戶界面假如是通過新建資源的辦法啟動chipscope pro core inserter，這幾項顯示為灰色，無需設計者設置，系統(tǒng)會自動找到設計網(wǎng)表文件。在“device family”下拉列表中選取設計所用的fpga后，就可單擊“next”按扭，進

10、入“select integrated controller options”對話框，6.41所示。圖6.41 “select integrated controller options”對話框2.“select integrated controller options”對話框設置在6.40所示的“select device options”對話框中，可以指定是否禁止在jtag時鐘上插入bufg。假如選中此項，jtag時鐘將用法一般布線資源，而不是全局時鐘布線。這樣會在jtag時鐘線上產(chǎn)生較大的布線延時。因此在全局時鐘資源足夠用的狀況下，應當盡量使jtag時鐘用法bufg資源。即使因為全局時

11、鐘資源不夠而不得不禁用bufg時，也最好附加相應約束，使延遲顫動盡量小。推舉設計者在用法時不選此項。單擊“next”按鈕，進入“select integrated logic analyzer options”對話框，6.42所示。圖6.42 “select integrated logic analyzer options”ila對話框3.“select integrated logic analyzer options”對話框設置6.42所示，可以看到在“select integrated logic analyzer options”ila對話框下有3個選項卡，可對觸發(fā)參數(shù)、捕捉參數(shù)、網(wǎng)

12、線銜接舉行設置。“trigger parameters”選項卡可對觸發(fā)端口數(shù)目，每個觸發(fā)端口的寬度、觸發(fā)條件推斷單元、觸發(fā)條件推斷單元的個數(shù)和類型等舉行設置。(1)觸發(fā)端口數(shù)目。在設計中可以按照需要設置多個觸發(fā)端口，每個ila core最多可以有16個輸入觸發(fā)端口，每個觸發(fā)端口下又可設置多個觸發(fā)條件推斷單元，但各個觸發(fā)端口包含的觸發(fā)條件推斷單元數(shù)量之和不能大于16。(2)觸發(fā)端口設置。一個完整的觸發(fā)端口設置包括：觸發(fā)寬度、觸發(fā)條件推斷單元個數(shù)及類型的設置。觸發(fā)寬度是指觸發(fā)端口包含信號線的個數(shù)。通過觸發(fā)條件推斷單元舉行推斷，當信號線上的信號滿足設定的條件時，chipscope pro就可將其捕捉

13、并存儲在blockram中，用于在chipscope pro analyzer中顯示波形。對觸發(fā)條件可以設置個數(shù)和類型。當有多個觸發(fā)條件時，可以將觸發(fā)條件設置為幾個觸發(fā)條件的規(guī)律組合。觸發(fā)條件推斷單元實際為，其類型可以有以下幾種，如表6.4所示。表6.4 觸發(fā)條件推斷單元的類型類 型數(shù)值類型匹 配 功 能bit/slice說 明basic0、1、x=、8用于普通信號比較，是一種節(jié)省資源的類型basic(w/trans)0、1、x、r、f、b=、transition detection4用于控制信號的比較，可以檢測跳變的發(fā)生extend0、1、x=、>、>=、>、>=、&

14、gt;、>=、>、>=、圖6.43 “capture parameters”選項卡設置所謂存儲深度，是指在滿足觸發(fā)條件后，要存儲多少數(shù)據(jù)，用于終于的波形顯示。chipscope pro可能的最大存儲深度為16384，最大數(shù)據(jù)位寬為256bit。實際的數(shù)據(jù)存儲深度和位數(shù)由fpga內(nèi)部剩余的blockram的數(shù)量打算。對于“data same as trigger”選項，有時要觀測的信號就是設置的觸發(fā)條件中的信號，此時選中此項即可。有時設定了觸發(fā)條件后，想觀看別的數(shù)據(jù)信號，這時可以不選中此項，數(shù)據(jù)與觸發(fā)信號徹低自立?！皀et connections”選項卡可以設置觸發(fā)端口信號線與

15、要觀測的信號的銜接，要觀測哪些信號，就將這些信號與端口的信號線銜接即可，6.44所示。圖6.44 “net connections”選項卡設置設置的銜接信號可以分為3類：時鐘信號(clock port)、觸發(fā)端口信號(trigger ports)和數(shù)據(jù)信號(data port)。單擊“modify connections”按鈕會浮現(xiàn)6.40所示對話框。圖6.45 網(wǎng)線銜接對話框設置完全部信號后，端口名字會變?yōu)楹谏?，否則為紅色。設置完上述各項后，單擊“inserter”按鈕，規(guī)律分析儀的網(wǎng)表就插入到本來的設計網(wǎng)表當中。之后在ise下完成布局布線并下載后，就可以用chipscope pro ana

16、lyzer舉行觀測了。6.7.4 chipscope pro analyzer簡介將規(guī)律分析的核插入設計當中后，就可以運行chipscope pro analyzer舉行觀測了，chipscope pro analyzer的啟動方式有兩種。(1)挺直運行“開頭”/“程序”/“chipscope pro 8.2i”/“chipscope pro analyzer”。(2)在ise下啟動。6.46所示，雙擊“analyze design using chipscope”即可啟動，chipscope pro analyzer界面6.47所示。圖6.46 從ise中挺直啟動chipscope pro

17、analyzer圖6.47 chipscope pro analyzer用戶界面chipscope pro analyzer用法步驟如下。1.單擊圖標，打開jtag并口銜接電纜在此之前要保證已將jtag與器件銜接好，假如銜接無誤，會浮現(xiàn)6.48所示的對話框。對話框中會顯示jtag銜接的fpga類型和所用的配置器件類型，這里用法的fpga為spartan 3系列，配置器件選用的是xcf02s。圖6.48 jtag正常銜接后提醒2.下載配置文件在ise下完布局布線后，生成配置文件*.bit文件。注重：chipscope pro采納jtag方式觀測fpga內(nèi)部信號，這就要求在生成下載文件時。在“ge

18、nerate programming file”的屬性對話框(6.49所示)中設置“startup options”/“fpga start-up clock”為jtag clock，否則chipscope pro將無法正確配置器件。下載配置文件時，挑選“device”/“dev1”/“configure”選項，6.50所示。單擊后會浮現(xiàn)6.51所示的對話框，挑選要下載的*.bit文件，對fpga舉行配置。圖6.50 配置fpga圖6.51 挑選配置文件對話框3.設置觸發(fā)條件勝利完成對fpga的配置后，會浮現(xiàn)6.52所示界面。圖6.52 勝利完成配置后用戶界面6.52所示，chipscope

19、pro analyzer的界面由兩部分組成。左邊一欄為工程視窗和信號列表。工程視窗的下拉列表中有“trigger setup”、“waveform”選項。雙擊后，就會有相應的視窗在右邊顯示。信號列表中列出了全部信號，在這里可以增強或刪除視圖中的信號，對信號重命名，也可以將信號組合為以便于觀看。右邊一欄主要有兩個視窗：一個為“trigger setup”，用于設置觸發(fā)條件;一個為“waveform”用于觀看波形。設置觸發(fā)條件包括設置觸發(fā)條件函數(shù)(match)、觸發(fā)條件(trig)和捕捉參數(shù)(capture)，下面分離介紹。(1)“match”選項卡。主要完成觸發(fā)條件函數(shù)的設置。所謂觸發(fā)條件函數(shù)是

20、與表6.4中的匹配功能相對應的。要設置數(shù)值大小和函數(shù)，即挑選：=、>、>=、圖6.53 “match”選項卡設置對話框(2)“trig”選項卡。主要用于設置觸發(fā)條件。在“match”下設置了觸發(fā)所需要滿足的條件。當有多個條件時這里可以設置是讓哪一個條件起作用，也可以將條件設置為幾個條件的規(guī)律組合?；蛘呤菍讉€條件設置為“條件鏈”，即當依次滿足條件鏈設置的各個條件后，才可以捕捉數(shù)據(jù)，6.54所示。圖6.54 “trig”選項卡設置對話框6.54所示，單擊“trigger condition equation”下的選項，會彈出6.55所示的對話框。在對話框中，有兩個選項卡。在“boolean”選項卡下，可以設置哪一個條