M24LR64－R：13.56 MHz雙接口EEPROM開發(fā)方案

1、m24lr64r：13.56 mhz雙接口eeprom開發(fā)方案m24lr64-r在i2c模式下為8192位×8位，在iso15693和iso18000-3模式，1rf時(shí)，為2048×32位。i2c采納兩線串行接口，包括雙向數(shù)據(jù)線與時(shí)鐘線。該器件內(nèi)置了一個(gè)符合i2c總線定義的4位器件類型識(shí)別碼（1010）。該器件作為i2c協(xié)議的從機(jī)，全部的內(nèi)存操作由串行時(shí)鐘舉行同步。讀寫操作都是由一個(gè)啟動(dòng)條件啟動(dòng)，該條件由總線主機(jī)產(chǎn)生。啟動(dòng)條件之后是器件挑選碼與讀/寫碼(r/w)，并由應(yīng)答位（acknowledge bit）終止。當(dāng)數(shù)據(jù)寫入內(nèi)存時(shí)，該器件在總線主機(jī)的8位傳輸后，在第九位傳輸期

2、間，插入一個(gè)應(yīng)答位（acknowledge bit）。當(dāng)總線主機(jī)讀取數(shù)據(jù)時(shí)，總線主機(jī)以同樣的方式確認(rèn)收到數(shù)據(jù)字節(jié)。在寫入信號(hào)的ack與讀取信號(hào)的noack后，數(shù)據(jù)傳輸被停止條件中止。在iso15693/iso18000-3模式的1 rf模式中，m24lr64-r是由13.56mhz載波的電磁波舉行拜訪的，其傳入的數(shù)據(jù)是由接收到的信號(hào)調(diào)幅舉行解調(diào)的（ask：幅移鍵控）。收到的ask波是10或100調(diào)制的，采納1/256脈沖編碼模式時(shí)，數(shù)據(jù)傳輸速率為1.6 kbits/s，或者采納1/4脈沖編碼模式時(shí)，數(shù)據(jù)傳輸速率為26 kbits/s。m24lr64-r的負(fù)載變幻產(chǎn)生的傳出數(shù)據(jù)采納曼徹斯特編碼（

3、manchester coding），其有一個(gè)或兩個(gè)頻率在423 khz484 khz之間的副載波頻率。數(shù)據(jù)由m24lr64-r傳送（6.6 kbits/s的低數(shù)據(jù)率模式和26kbit/s的高數(shù)據(jù)率模式）。m24lr64-r還支持速率為53kbits/s高數(shù)據(jù)傳輸率模式，其副載波頻率為423khz。m24lr64-r的功率和信號(hào)接口與iso15693和iso18000-3模式1建議全都。m24lr64-r 主要特性i2c接口兩線i2c串行接口支持400khz協(xié)議單電源：- 1.8 v 5.5 v字節(jié)和頁(yè)寫入（最多為4個(gè)字節(jié)）隨機(jī)和挨次讀出模式自定時(shí)編程周期自動(dòng)地址遞增增加的esd/閂鎖庇護(hù)非接

4、觸式接口iso 15693和iso18000-3模式1兼容13.56mhz±7khz載波頻率傳入標(biāo)簽時(shí)：10或100ask調(diào)制，用法1/4（26kbits/s）或1/256（1.6 kbits/s）的脈沖位置編碼從標(biāo)簽傳出：負(fù)載調(diào)制采納曼徹斯特編碼（manchester coding），有 6.6kbits/s的低傳輸速率或26kbits/s的高傳輸速率兩種模式，其副載波頻率在423 khz484khz之間。支持?jǐn)?shù)據(jù)傳輸速率為53 kbits/s的迅速指令。內(nèi)部調(diào)諧：27.5pf64位的唯一標(biāo)識(shí)符（uid）讀出塊及書寫（32位塊）內(nèi)存64 kbits的eeprom，分為：- i2c模

5、式下8192字節(jié)- rf模式下的32位2048塊寫入時(shí)光- i2c：5ms（最大值）- 射頻：5.75 ms包括內(nèi)部驗(yàn)證時(shí)光超過100萬(wàn)的寫周期rf模式時(shí)有多重密碼庇護(hù)i2c模式為單一密碼庇護(hù)超過40年的數(shù)據(jù)保持封裝- ecopack2（符合rohs且無(wú)鹵素）m24lr64-r多組合參考設(shè)計(jì)m24lr64-r多組參考設(shè)計(jì)描述和設(shè)置m24lr64-r多組參考設(shè)計(jì)的推出可協(xié)助用戶提高其雙接口eeprom的存儲(chǔ)器密度，將大限度地削減天線的尺寸與上的i2c接口占位。其基本原理是，在同一i2c總線（符合i2c規(guī)范的規(guī)定）上，并行銜接幾個(gè)m24lr64-r器件，且它們分享一個(gè)單個(gè)天線。ant5-m24lr的參考設(shè)計(jì)包括了四個(gè)并行的m24lr64-r器件，組成了256kbits的等效用戶內(nèi)存