電工學(xué)第20章門電路和組合邏輯電路2015

1、 tt 脈沖躍變后的值比初始值高脈沖躍變后的值比初始值高脈沖躍變后的值比初始值低脈沖躍變后的值比初始值低0+3V0-3V0+3V0-3V A0.9A0.5A0.1AtptrtfT 所謂門就是一種開關(guān)，它能按照一定的條件所謂門就是一種開關(guān)，它能按照一定的條件去控制信號的通過或不通過。去控制信號的通過或不通過。 門電路的輸入和輸出之間存在一定的邏輯關(guān)門電路的輸入和輸出之間存在一定的邏輯關(guān)系系(因果關(guān)系因果關(guān)系)，所以門電路又稱為，所以門電路又稱為邏輯門電路邏輯門電路。 基本邏輯關(guān)系為基本邏輯關(guān)系為三三種。種。 下面通過例子說明邏輯電路的概念及下面通過例子說明邏輯電路的概念及的意義。的意義。220V

2、+- Y = A B000101110100ABYBYABY220VA+- Y =A +B000111110110ABY101AY0Y220VA+-R 電平的高低電平的高低一般用一般用“1”和和“0”兩種狀態(tài)兩種狀態(tài)區(qū)別，若規(guī)定區(qū)別，若規(guī)定高電平為高電平為“1”，低電平為低電平為“0”則稱為則稱為正邏輯正邏輯。反之則稱為反之則稱為負(fù)負(fù)邏輯邏輯。若無特。若無特殊說明，均采殊說明，均采用正邏輯。用正邏輯。100VUCC高電平高電平低電平低電平輸入輸入A、B、C 全為高電平全為高電平“1”，輸出輸出 Y 為為“1”。輸入輸入A、B、C 不全為不全為“1”，輸出輸出 Y 為為“0”。0V0V0V0V0

3、V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC0V3V邏輯邏輯即：有即：有“0”出出“0”， 全全“1”出出“1”Y= A B C&ABYC00000010101011001000011001001111ABYC0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC3V3V-U 12VRDADCABYDBC輸入輸入A、B、C全為低電平全為低電平“0”，輸出輸出 Y 為為“0”。輸入輸入A、B、C有一個為有一個為“1”，輸出輸出 Y 為為“1”。(3) 邏輯

4、關(guān)系邏輯關(guān)系：邏輯邏輯即：有即：有“1”出出“1”， 全全“0”出出“0”Y=A+B +CABYC 100000011101111011001011101011111ABYC+UCC-UBBARKRBRCYT 1 0飽和飽和(2) 邏輯表達(dá)式：邏輯表達(dá)式：Y=A“0”10“1”“0”“1”AY邏輯符號邏輯符號1AY有有“0”出出“1”，全，全“1”出出“0”&ABCY&ABC00010011101111011001011101011110ABYCY= A B C1YY 1ABC1YABC 1有有“1”出出“0”，全，全“0”出出“1”000100101010110010000110010011

5、10ABYCY=A+B+CABY1有有“0”出出“0”，全全“1”出出“1”有有“1”出出“1”，全全“0”出出“0”&ABY1 1ABY2Y2ABC&1&D1YY=A.B+C.D1&YABCD邏輯符號邏輯符號 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1BC T5Y R3R5AB CR4R2R1 T3 T4T2+5V T14.3V鉗位鉗位2.1V“0”(0.3V)輸入全高輸入全高“1”,輸出為低輸出為低“0”1VT1R1+Ucc T4 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T11V(0.3V)“1”“0”輸入有低輸入有低“0”輸出為高輸出

6、為高“1” 流過流過 E結(jié)的電結(jié)的電流為正向電流流為正向電流5VVY 5-0.7-0.7 =3.6V00010011101111011001011101011110ABYCY=A B CY&ABC74LS00、74LS20管腳排列示意圖管腳排列示意圖&1211109814133456712&UCC4B 4A 4Y3B 3A3Y1B1A1Y2B2A2Y GND(a)74LS001211109814133456712&UCC2D 3C 2BNC 2A2Y1B1ANC1D1C1Y GND74LS20(b)ABDE允許疊加干擾允許疊加干擾UOFF0.9UOH1231234 Ui AB UON是保證輸出

7、為額定是保證輸出為額定低電平時所對應(yīng)的低電平時所對應(yīng)的最小輸最小輸入高電平電壓入高電平電壓。DE1231234 Ui UON 10 低電平，低電平，&Y11R50%50%tpd1tpd22 2p pt t2 2p pt t1 1p pd dttt 輸入波形輸入波形ui輸出波形輸出波形uO“1”控制端控制端 DE D T5Y R3R5AB R4R2R1 T3 T4T2+5V T1“0”,0.3V控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T11V1V&YEBA邏輯符號邏輯符號 0 高阻高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0ABEY功能表

8、功能表1E0EABY “1”“0”“0”A1 B1&YCBA T5Y R3AB CR2R1T2+5V T1RLU Y&CBAKA+24VKA220&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“0”“0”Y&CBAKA+24VKA220&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“1”020. 4. 1 CMOS 20. 4. 1 CMOS 非門電路非門電路AYT2+UDDT1N 溝道溝道P 溝道溝道GGDSST4 與與 T3 并聯(lián)，并聯(lián)，T1 與與 T2 串聯(lián)；串聯(lián)； 當(dāng)當(dāng) AB 都是高電平時都是高電平時,T1 與與 T2

9、 同時導(dǎo)通，同時導(dǎo)通，T4 與與 T3 同時截止；輸出同時截止；輸出 Y 為低為低電平。電平。 當(dāng)當(dāng)AB中有一個是低電中有一個是低電平時，平時，T1與與T2中有一個截中有一個截止，止，T4與與T3中有一個導(dǎo)通中有一個導(dǎo)通, 輸出輸出Y 為高電平。為高電平。20. 4. 2 CMOSABT4T3T1T2+UDDYBT4T3T1T2AY 當(dāng)當(dāng) AB 中有一個是中有一個是高電平時，高電平時，T1 與與 T2 中中有一個導(dǎo)通，有一個導(dǎo)通，T4 與與 T3 中有一個截止，輸出中有一個截止，輸出 Y 為低電平。為低電平。 當(dāng)當(dāng)AB都是低電平都是低電平時，時，T1 與與 T2 同時截止，同時截止，T4 與與

10、 T3 同時導(dǎo)通；輸同時導(dǎo)通；輸出出 Y 為高電平。為高電平。20. 4. 3 CMOS20.4. i3VT Viiiiii20.4. 3VT VTGuiuOCCTGuiuiCC1“1”TGuiuiCC1“0”20.4. AAAA100011AAAAAAAAAA 01AAAAABBAABBACBABCAAA)()(CBACBA )()(CBACBACABACBA)()()()(CABACBA)()(CABABCBCAA)(BCBCA)(1BCAA+1=1 A A=A.110011111100BABABABA列狀態(tài)表證明：列狀態(tài)表證明：AB0001101111100100ABBABABABA00

11、00證明證明：BAAABA)(A+AB = ABAABABAAABBAA)(BABAA)(（3）（4）ABABA)(ABAAB)(（5）（6）下面舉例說明這四種表示方法。下面舉例說明這四種表示方法。 設(shè)：開關(guān)閉合其狀態(tài)為設(shè)：開關(guān)閉合其狀態(tài)為“1”，斷開為，斷開為“0”燈亮狀態(tài)為燈亮狀態(tài)為“1”，燈滅為，燈滅為“0” 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1取取 Y=“1”( 或或Y=“0” ) 列邏輯式列邏輯式取取 Y = “1”(1)由邏輯狀態(tài)表寫出邏輯式由邏輯狀態(tài)表寫出邏輯式對應(yīng)于對應(yīng)于Y=1，一種組合中，輸入變

12、一種組合中，輸入變量之間是量之間是“與與”關(guān)系，關(guān)系， 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1ABCCBACBACBAY 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1YCBA&1CBA(2)應(yīng)用應(yīng)用“與非與非”門構(gòu)成門構(gòu)成“或或”門電路門電路(1) 應(yīng)用應(yīng)用“與非與非”門構(gòu)成門構(gòu)成“與與”門電路門電路AY&B&BAY&由邏輯代數(shù)運(yùn)算法則：由邏輯代數(shù)運(yùn)算法則：ABABY由邏輯代數(shù)運(yùn)算法則：由邏輯代數(shù)運(yùn)算法則：BABABAY&YAYBA&AY 由

13、邏輯代數(shù)運(yùn)算法則：由邏輯代數(shù)運(yùn)算法則：BABABAY例例1：化簡化簡CABCBACBAABCY)()(BBCABBACCAAC A例例2：化簡化簡CBCAABY)(AACBCAABCBACACABABCAABBABAA例例3：化簡化簡CBACBAABCYABCCBACBAABCACBC CBCBA)(CBCBACBABAABCBACBAY例例4：化簡化簡例例5：化簡化簡DBCDCBADABABCYDBABCDCBAABCDBCDCBAABDBCDCBAB)(DCBCDABCDBCDAB)(DADBCDCBAABCBCDABCDBBA0101BABABABABCA00100m0111101m3m

14、2m4m5m7m6mAB000m0111101m3m2m4m5m7m6mCD0001111012m12m15m14m8m9m11m10mABC00100111101111 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1ABC00100111101111ABCCBACBACBAYABC00100111101111ABCCABCBABCAY用卡諾圖表示并化簡。用卡諾圖表示并化簡。解：解：1.卡諾圖卡諾圖2.合并最小項合并最小項3.寫出最簡寫出最簡“與或與或”邏輯式邏輯式ABC00100111101111解：解：三個圈最小項分別

15、為：三個圈最小項分別為：合并最小項合并最小項ABCCBAABCBCACABABC BCACABABACBCY00ABC100111101111解：解：CACBYAB00011110CD000111101111DBY CBABCACBACBAY(1)(2)DCBADCBADCBADCBAY解：解：DBAYAB00011110CD000111101DBDBCBAAY111111111確定確定Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1AB&YY3Y2反演律反演律反演律反演律=A BABY001 100111001A B.Y = AB AB .ABA B = AB

16、+ ABBAY=A B =1ABY邏輯符號邏輯符號=A BABY001 100100111Y&1BA&C101AA=AC +BCY=AC BC 設(shè)：設(shè)：C=1封鎖封鎖打開打開選通選通A信號信號Y&1BA&C001設(shè)：設(shè)：C=0選通選通B信號信號B=AC +BCY=AC BC ( 0 0 0 0 C 0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1CBACBABABCAYC 0 0 0 0 C 0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1ACBCBAY ACBCBAY CABCBA. )(BA

17、CBA ABC00011110011111CABCBAY. & & ABCY&ABCC)(BACBAY ( 0 0 0 0 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1ABCCBACBACBAY BCACBACBACBAABCCBACBACBAY 解：解：YCBA01100111110&1010 開工為開工為“1”，不開工為，不開工為“0”； G1和和 G2運(yùn)行為運(yùn)行為“1”，不運(yùn)行為，不運(yùn)行為“0”。0111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0 A

18、B C G1 G2ABCCABCBABCAG 1ABCCBACBACBAG 2ABC00100111101111ACBCABG 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0A B C G1 G2 100011 0 1ACBCABG 1ACBCAB ABCCBACBACBAG 2ABCCBACBACBAG 2 ABC001001 11 101111A BCA BC&G1G220. 7 加法器加法器20. 7 加法器加法器0 0 0 0 11+10101010不考慮低位不考慮低位來的進(jìn)位來的進(jìn)位半加器實現(xiàn)半加器實現(xiàn)全加器實現(xiàn)全加

19、器實現(xiàn)BABABASABSCABC A B S C0 0 0 00 1 1 01 0 1 01 1 0 1輸入輸入-1表示低位來的進(jìn)位表示低位來的進(jìn)位AiBiCi-1SiCi1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 11ii1iiiiiCACBBAC1iiiiCBAS1BiAiCi-1Si&=11CiSi& n 位二進(jìn)制代碼有位二進(jìn)制代碼有 2n

20、 種組合，可以表示種組合，可以表示 2n 個信息。個信息。編碼器編碼器 解：解：0 0 01 0 0I0I1I2I3I5I6I輸入輸入輸輸 出出Y2 Y1 Y0Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7. .= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I710000000111I7I6I5I4I3I1I2Y2Y1Y0表示十進(jìn)制數(shù)表示十進(jìn)制數(shù)10個個編碼器編碼器 0001110

21、1000011110001101100000000111Y3 = I8+I910000000011101101001& 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I998983.IIIIY 765476542IIIIIIIIY763276321IIIIIIIIY97531975310IIIIIIIIIIY十鍵十鍵84218421碼編碼器的邏輯圖碼編碼器的邏輯圖+5V+5V& &Y Y3 3& &Y Y2 2& &Y Y1 1& &Y Y0 0I I0 0I I1 1I I2 2I I3 3I I4 4I I5 5I I6 6I I7 7I I8 8I I9 91K

22、1K 1010S S0 00 01 1S S1 12 2S S2 23 3S S3 34 4S S4 45 5S S5 56 6S S6 67 7S S7 78 8S S8 89 9S S9 9GND 1287654YYIIIII091233CC NYIIIIYU16 15 14 13 12 11 10 91 2 3 4 5 6 7 8 輸輸 入入A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0

23、0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1輸輸 出出Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B CCBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC0AS2-42-4線譯碼器線譯碼器ABCD0Y1Y2Y時時，當(dāng)當(dāng) 0 S3Y1AAEBECEDE0AS 2-4 2-4線譯碼器線譯碼器ABCD0Y1Y2Y時時，當(dāng)當(dāng) 0 S3Y1AAEBECEDE00脫離總線脫離總線數(shù)據(jù)數(shù)據(jù)

24、74LS139型譯碼器型譯碼器(a) 外引線排列圖；外引線排列圖；(b) 邏輯圖邏輯圖(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC10916151413121174LS139(b)11111&Y0&Y1&Y2&Y3SA0A174LS譯碼器譯碼器 輸輸 入入 輸輸 出出SA0A1Y0110000011001101110 Y1Y2Y3111011101110111 74LS139型型譯碼器譯碼器S = 0時譯碼器工作時譯碼器工作輸出低電平有效輸出低電平有效二二 十十進(jìn)進(jìn)制制代代碼碼gfedcba 由七段發(fā)光二極管構(gòu)成由七段發(fā)光

25、二極管構(gòu)成例：例： 共陰極接法共陰極接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低電電平平時時發(fā)發(fā)光光高高電電平平時時發(fā)發(fā)光光共陽極接法共陽極接法abcgdefdgfecbagfedcba共陰極接法共陰極接法abcdefgQ3 Q2Q1Q0agfedcb譯譯碼碼器器二二 十十進(jìn)進(jìn)制制代代碼碼100101111117個個4位位gfedcba Q3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1

26、1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9BS204A0A1A2A3 74LS247+5V來來自自計計數(shù)數(shù)器器七段譯碼器和數(shù)碼管的連接圖七段譯碼器和數(shù)碼管的連接圖5107abcdefgRBI BI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCC 74LS247型譯碼型譯碼器的外引線排列圖器的外引線排

27、列圖abcdefg74LS247IYD0D1D2D3SA1A0A0A1D0D1D2D3S從從多路多路數(shù)據(jù)中選擇其中所需要的數(shù)據(jù)中選擇其中所需要的一路一路數(shù)據(jù)輸出。數(shù)據(jù)輸出。例：例：四選一數(shù)據(jù)選擇器四選一數(shù)據(jù)選擇器輸輸入入數(shù)數(shù)據(jù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)使能端使能端D0D1D2D3YSA1A0控制信號控制信號11&111&1YD0D1D2D3A0A1S100000074LS153型型4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器11&111&1YD0D1D2D3A0A1S01D0000由控制端決定選擇哪一由控制端決定選擇哪一路數(shù)據(jù)輸出。路數(shù)據(jù)輸出。選中選中D000110074LS153型型4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器SA

28、ADSAADSAADSAADY013012011010 74LS153功能表功能表使能使能選選 通通輸出輸出SA0A1Y10000001100110D3D2D1D0 正正常常工工作作。時時禁禁止止選選擇擇；時時,S,Y,S00111 1SA11D31D21D11D01Y地地74LS153(雙雙4選選1)2D32D22D12D02YA02SUCC15 1413 12 11109161324567874LS1531;0012選選通通芯芯片片,SA 。20,122選選通通芯芯片片SA若若A A2 2A A1 1A A0 0=010=010, , 輸出選中輸出選中1 1D D2 2路的數(shù)據(jù)信號。路的數(shù)

29、據(jù)信號。74LS153(雙雙4選選1)2D32D22D12D02YA02SUCC15 14 13 12 11 10 9161SA11D31D21D11D01Y地地13245678A0A1A2116選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器(1)1A2A1A0A0A1A2(2)1YD7D6D1D0D15D14D9D8.D15D14. D9D8.D0D1.D6D7SSABCSY1Y374LS151型型第第二二片片工工作作。時時第第一一片片工工作作時時,1;,011 SSSA0A2Y100000D3D2D1D0A20D40D50D60D7000101 000011100110101111ABCCABCBABCABBCAAABCCCBAY )()()( 將輸入變量將輸入變量A、B、C分別對應(yīng)地接到數(shù)據(jù)選分別對應(yīng)地接到數(shù)據(jù)選擇器的選擇端擇器的選擇端A2 、A1 、 A0。由狀態(tài)表可知由狀態(tài)表可知,將數(shù)據(jù)將數(shù)據(jù)輸入端輸入端D3 、D5 、 D6 、 D7 接接“1”，其余輸入端接其余輸入端接“0”，即可實現(xiàn)輸出即可實現(xiàn)輸出Y，如圖所示。，如圖所示。SA0A2Y100000D3D2D1D0A20D40D50D60D7000101 00001110011010111174LS151ABCYSD7D6D5D4D3D2D1D0“1” 交通信號燈在正常情況下，交通信號燈在正常情況