數(shù)字及控制類的PCBEMC設計講義.

1、EMC研究室原曉霞 程剛2007.04lEMC設計流程已經啟動；l針對EMC設計流程大家共同討論制定了五個CHECKLIST：數(shù)字控制類產品EMC設計checklist，功率系統(tǒng)EMC設計checklist，功率模塊的EMC設計查檢表，PCB的EMC設計checklist，結構EMC設計checklist，在以后產品設計中，將會依據這些CHECKLIST進行評審；l本培訓膠片針對PCB的EMC設計CHECKLIST完成的數(shù)字及控制類PCB EMC設計，對PCB EMC設計提供一些指導。l差模輻射l共模輻射l差模輻射l共模輻射 其中,E=有效輻射場（V/m) A=環(huán)面積（cm2) f=頻率（MH

2、z) Is=源電流（mA） l=走線或線纜的長度（m) r=輻射部件到接受天線的距離（m)/)(1)(*(10*263216mVrIAfES)/)(1)(*(10*47mVrIlfESl層數(shù)設置是否合理控制板層數(shù)多少是否考慮器件密度、層間結構、最密器件及控制板層數(shù)多少是否考慮器件密度、層間結構、最密器件及5-5原則原則電源和地的總層數(shù)等于信號層數(shù)電源和地的總層數(shù)等于信號層數(shù)功率板層數(shù)多少是否考慮器件密度、功率線流向順暢、功率密度。功率板層數(shù)多少是否考慮器件密度、功率線流向順暢、功率密度。l層設置及電源、地 參考平面關鍵布線層是否與地平面相鄰，優(yōu)選兩地平面之間關鍵布線層是否與地平面相鄰，優(yōu)選兩地

3、平面之間對于沒有加強絕緣要求的單板，電源和地層層間距對于沒有加強絕緣要求的單板，電源和地層層間距10mil電源、地平面分割處理是否適當（分割間距電源、地平面分割處理是否適當（分割間距100mil）電源平面是否相對相鄰地平面內縮至少電源平面是否相對相鄰地平面內縮至少20H布線層投影區(qū)是否在相鄰平面層的投影區(qū)域之內布線層投影區(qū)是否在相鄰平面層的投影區(qū)域之內過孔、焊盤等導致的參考平面縫隙長度是否過孔、焊盤等導致的參考平面縫隙長度是否500mil6層單板層單板TOP、BOTTOM層是否無層是否無50MHZ的關鍵信號布線，否則采用的關鍵信號布線，否則采用GUARD LINE方式方式板級工作頻率板級工作頻

4、率50MHZ的單板若第二層、倒數(shù)第二層為布線層，則的單板若第二層、倒數(shù)第二層為布線層，則TOP、BOTTOM 層是否鋪層是否鋪接地銅箔接地銅箔單板主要工作電源平面是否與對應地平面相鄰單板主要工作電源平面是否與對應地平面相鄰主要元件面的相鄰平面是否為地平面主要元件面的相鄰平面是否為地平面層的設置是否滿足阻抗控制要求，兼顧層壓結構對稱層的設置是否滿足阻抗控制要求，兼顧層壓結構對稱l控制板層數(shù)多少是否考慮器件密度、層間結構、最密器件及5-5原則；單板器件的密度是決定層數(shù)的條件之一；5-5原則是EMC理論中決定層數(shù)的條件之一； 所謂5-5原則，也即頻率大于5MHz，沿速率小于5ns的信號為高速信號，要

5、求必須有完整地平面，布線時應盡量地層；層間結構決定層數(shù)，在實際應用往往都由層數(shù)決定層間結構，而非層間結構決定層數(shù)；此單板密度非常大，必須要有四層走線。因此要采用八層板。 最密的器件也是決定層數(shù)的條件之一； 如BGA封裝的芯片，管腳非常密集，本身就要求了最多的走線層數(shù)； 在實際操作中，通常最密的器件為CPU，要求的布線層相對于其他器件要多。 在實際的應用中，成本也是決定單板層數(shù)的要因之一。 又由于有成本的要求，不可能整個單板都采用同樣多的層數(shù)，所以經常會把CPU升起來，做成CPU扣板；BGA封裝CPU。l電源和地的總層數(shù)等于信號層數(shù)；電源平面緊臨地平面；元件面緊臨地平面；信號層緊臨平面層；l所以

6、：通常四層板有2個走線層，通常選擇S/G/P/S層間結構；通常六層板有3個走線層，通常選擇S/G/S/P/G/S層間結構； 增加PCB層數(shù)，增加地層，有利于改善PCB的EMC性能，經驗值，每增加兩個平面層，EMI改善10dB；l功率板層數(shù)多少是否考慮器件密度、功率線流向順暢、功率密度與功率模塊有關，在此不再贅述。 l關鍵布線層應與地平面相鄰，優(yōu)選兩地平面之間；目的是給信號提供回流。信號總是從阻抗最小的路徑回流；目的是給信號提供回流。信號總是從阻抗最小的路徑回流； 電阻：直流狀態(tài)下電阻：直流狀態(tài)下Trace對電流呈現(xiàn)的阻抗；對電流呈現(xiàn)的阻抗； 阻抗：交流狀態(tài)下阻抗：交流狀態(tài)下Trace對電流呈現(xiàn)

7、的阻抗；對電流呈現(xiàn)的阻抗； 隨著頻率的升高，隨著頻率的升高，Trace阻抗遠大于直流電阻。阻抗遠大于直流電阻。 f1kHz-R 1kHzf10kHz-L與地平面相鄰的信號層通過地平面回流具有最低的回路阻抗回路阻抗，回回路面積路面積最小，產生的發(fā)射也最??；與單個地平面相鄰的走線為微帶線；兩個地層間的信號線為帶狀線結構；l對于沒有加強絕緣要求的單板，電源和地層層間距10mil電源和地平面，構成一個天然的電容，平面電容電源和地平面，構成一個天然的電容，平面電容ESR很小，沒有很小，沒有ESL，接近理想電容；，接近理想電容；平面電容與平面間距成反比，距離越小，電容越大，平面電容與平面間距成反比，距離越

8、小，電容越大， 去耦效果越好；去耦效果越好；。電源和地平面間的電容平面間距；平行平面面積；相對介電常數(shù)；CdA0rrdAdAC理想電容的阻抗特性曲線。平面間電容的計算公式。l電源平面是否相對相鄰地平面內縮至少20H；可有效降低電源平面引起的共模發(fā)射；所謂H，為電源平面與地平面之間的間距；l電源、地平面分割處理是否適當（分割間距100mil）；電源、地平面的分割是為了隔離共模噪聲；電源、地平面的分割是為了隔離共模噪聲；當隔離帶很小的時候噪聲會通過平面之間的電容進行耦合，不能當隔離帶很小的時候噪聲會通過平面之間的電容進行耦合，不能起到共模隔離的作用；起到共模隔離的作用； 如圖左，原輔助源MOS管與

9、GND的間隔只有25mil，導致輻射在90-300MHz頻段內超標，在進場定位時發(fā)現(xiàn)，將散熱銅皮割掉，加大分割距離，可使超標頻段改善15dB左右，更改后如圖右，分割間距為145mil。l布線層投影區(qū)是否在相鄰平面層的投影區(qū)域之內對于高頻信號，信號是從對應平面層來回流的；對于高頻信號，信號是從對應平面層來回流的；當走線層投影不在相鄰平面層的投影之內時，信號的回流路徑不當走線層投影不在相鄰平面層的投影之內時，信號的回流路徑不確定，會從一個較大的回流面積來回流，造成輻射較大；確定，會從一個較大的回流面積來回流，造成輻射較大； 信號與信號回流，電流大小相等，方向相反，因此在遠場相互抵消；因此輻射強度只

10、與環(huán)路面積相關；直接從相鄰的平面回流，保證了最小的環(huán)路面積；在實際應用中，存在很多信號線走線不在地平面投影內的情況；l過孔、焊盤等導致的參考平面縫隙長度是否500mil（1.25cm）；信號回流路徑被切斷，將會找一個更大的回流路徑來回流；信號回流路徑被切斷，將會找一個更大的回流路徑來回流；回路面積過大，差模輻射正比增加；回路面積過大，差模輻射正比增加；需要重點關注的器件：連接器、需要重點關注的器件：連接器、BGA封裝的芯片；封裝的芯片； 網狀結構布線導致平面層較大縫隙；鋪平面銅皮時，antipads設置減小，應小于6mil，最小可設4mil；下圖中處理辦法較好：將antipads設置減小，同時

11、調整過孔位置，使過孔間的距離滿足3W要求；下圖處理方法最優(yōu)：l6層單板TOP、BOTTOM層是否無50MHZ的關鍵信號布線，否則采用GUARD LINE方式頻率越高，從周期脈沖的輻射頻譜來看，產生較強輻射的頻譜范頻率越高，從周期脈沖的輻射頻譜來看，產生較強輻射的頻譜范圍更寬；圍更寬；越高頻率的信號，越容易引起輻射；因為波長越小，越容易存在越高頻率的信號，越容易引起輻射；因為波長越小，越容易存在合適的天線；合適的天線； 大于50MHz的信號，因為較容易發(fā)射問題，所以盡可能不走表層，而采用內層走線；如必須走表層，在采用Guard Line方式，且在地線上多打過孔，減小Guard Line阻抗；在走

12、線層鋪地，可以起到GUARD LINE的作用，如左圖；表層時鐘走線的GUARD LINE處理方式；l板級工作頻率50MHZ的單板若第二層、倒數(shù)第二層為布線層，則TOP、BOTTOM 層是否鋪接地銅箔方式如第二層、倒數(shù)第二層為走線層，而如第二層、倒數(shù)第二層為走線層，而TOP層、層、BOTTOM層又為元層又為元件面，這樣就存在兩層相鄰走線層；件面，這樣就存在兩層相鄰走線層；而同時，表層的元件沒有緊臨平面層，也會存在接地阻抗較大，而同時，表層的元件沒有緊臨平面層，也會存在接地阻抗較大，環(huán)路大，去耦差的問題；環(huán)路大，去耦差的問題；這時，不僅這時，不僅TOP層、層、BOTTOM層需要在空閑地方鋪接地銅箔

13、，第層需要在空閑地方鋪接地銅箔，第二層、倒數(shù)第二層也需要在空閑地方鋪接地銅箔；二層、倒數(shù)第二層也需要在空閑地方鋪接地銅箔； l單板主要工作電源平面是否與對應地平面相鄰；主要電源平面與地平面相鄰，可以減小電源和地之間的阻抗，增加去耦，并減小環(huán)路面積；對于不能鋪平面的電源，應電源和地并行走線，或疊層走線，優(yōu)選疊層走線；l主要元件面的相鄰平面是否為地平面表層布線需要第2層地為參考面；器件封裝內為開關器件，是di/dt、dv/dt的源頭，應靠近地平面，減小環(huán)路，且減小阻抗；l層的設置是否滿足阻抗控制要求，兼顧層壓結構對稱；對于特定的信號接口，會有阻抗要求；對于特定的信號接口，會有阻抗要求； 網口的差分

14、阻抗網口的差分阻抗100歐姆，共模阻抗歐姆，共模阻抗75歐姆；歐姆； 同軸同軸E1的阻抗的阻抗75歐姆；歐姆； 平衡平衡E1的阻抗的阻抗120歐姆。歐姆。對于高速信號，在對于高速信號，在PCB上的走線分為微帶線和帶狀線，都是傳輸上的走線分為微帶線和帶狀線，都是傳輸線結構，因此當沿速率小于傳輸延遲時，要考慮阻抗匹配問題，線結構，因此當沿速率小于傳輸延遲時，要考慮阻抗匹配問題，要保持在整個走線過程中阻抗保持不變；要保持在整個走線過程中阻抗保持不變；當信號在傳輸?shù)倪^程中，遇到高阻，會發(fā)射一個正電壓；當信號在傳輸?shù)倪^程中，遇到低阻，會發(fā)射一個負電壓；因此要保證信號在傳輸過程中的阻抗一致；從一個六層板的

15、PCB文件中讀到的層間結構信息，可以看出三個走線層的阻抗是不一致的；調整中間走線層的銅厚，走線寬度，以及與相鄰兩個平面的間距，使三個走線層的阻抗基本保持一致；層的設置是否滿足阻抗控制要求，兼顧層壓結構對稱；層的設置是否滿足阻抗控制要求，兼顧層壓結構對稱； 層壓結構對稱主要從工藝角度來考慮，避免單板出現(xiàn)翹曲，變形；層壓結構對稱主要從工藝角度來考慮，避免單板出現(xiàn)翹曲，變形； 平面層處于對稱的位置；平面層處于對稱的位置； 以八層板說明層壓結構對稱；以八層板說明層壓結構對稱；接口信號的濾波、防護和隔離等器件是否盡量靠近接口連接器放置，先防護，后濾波；電源模塊、濾波器、電源防護器件是否靠近電源的入口放置

16、，盡可能保證電源的輸入線最短，電源的輸入輸出分開，走線互不交叉；敏感器件及電路是否遠離輻射源放置；敏感信號的濾波電容要放近接收端；晶體、晶振、強輻射器件或敏感器件是否距單板拉手條、端口連接器的邊緣1000mil；濾波電容是否靠近IC的電源管腳放置；時鐘電路是否靠近負載；整體布局是否參照原理功能框圖，基于信號流布局，各功能模塊電路分開放置；多種模塊電路在同一PCB上放置時，數(shù)字電路與模擬電路、高速電路與低速電路是否分開布局；多種模塊電路在同一PCB上放置時，敏感電路與干擾源電路是否分開布局；Y電容所在位置優(yōu)先考慮接地孔放置；高速電路靠近相應的板邊連接器放置時，高、中、低速電路距板邊連接器是否由近

17、及遠依次排布；除光耦、磁珠、隔離變壓器、A/D、D/A等器件外，其它器件是否未跨分割區(qū)；對于同一差分線對上的濾波器件是否同層、就近、并行、對稱放置；l接口信號的濾波、防護和隔離等器件是否盡量靠近接口連接器放置，先防護，后濾波；防護器件最靠近端口，防止濾波元件以及后級電路被損壞；防護器件最靠近端口，防止濾波元件以及后級電路被損壞；濾波器件要盡量靠近接口放置，防止經過濾波的走線再次耦合噪濾波器件要盡量靠近接口放置，防止經過濾波的走線再次耦合噪聲；聲；隔離器件靠近接口放置，也是為了保證隔離器件的共模隔離作用隔離器件靠近接口放置，也是為了保證隔離器件的共模隔離作用； 注意濾波器件的擺放位置；注意濾波器

18、件的擺放位置； 對于濾波器件可以耐受的防護等級，濾波器件可以放置在防護器件之前； 在原理圖EMC設計CHECKLIST中，我們曾經提到，當防護器件很多，導致濾波器件遠離接口的情況下，可以在接口處增加Y電容，這時，Y電容可以放置在放電管之前，盡量靠近接口，且Y電容可以耐受防護等級要求的電壓；l敏感器件及電路是否遠離輻射源放置；數(shù)字類輻射源：如晶振、晶體、數(shù)字類輻射源：如晶振、晶體、CPU、SDRAM、FLASH；接觸類輻射源：如繼電器、交流接觸器；接觸類輻射源：如繼電器、交流接觸器；電源模擬類輻射源：變壓器、電源模擬類輻射源：變壓器、PWM、整流二極管、整流二極管、MOS管等；管等；敏感器件：模

19、擬電路，敏感器件：模擬電路，mV和和mA級采樣電路，視音頻模擬電路等級采樣電路，視音頻模擬電路等；隔離距離要大于隔離距離要大于2000mil。l敏感信號的濾波電容要放近接收端。敏感信號如復位信號，要在信號上增加濾波電容，這個電容一定要靠近芯片放置，保證敏感信號不受干擾；下圖中的PLC模塊，在交流接觸器動作時會導致模塊復位。但是該復位信號也有濾波電容，但是濾波電容距離模塊很遠，所以經過濾波后的這一段走線會再次耦合噪聲，從而導致模塊復位。l 晶體、晶振、強輻射器件或敏感器件是否距單板拉手條、端口連接器的邊緣1000mil強輻射器件靠近接口，可以使輻射直接耦合到連接器上，從而使強輻射器件靠近接口，可

20、以使輻射直接耦合到連接器上，從而使端口濾波器件失去作用，導致傳導和輻射測試超標；端口濾波器件失去作用，導致傳導和輻射測試超標；共模發(fā)射和差模發(fā)射都是和距離成反比的。共模發(fā)射和差模發(fā)射都是和距離成反比的。 在在Keith Armstrong的培訓中要求隔離距離為的培訓中要求隔離距離為2000mil。l濾波電容是否靠近IC的電源管腳放置；靠近芯片電源管腳放置可以盡可能減小電容的引線電感；靠近芯片電源管腳放置可以盡可能減小電容的引線電感；芯片電感對電容的性能有很大的影響，與電容形成了一個串聯(lián)諧芯片電感對電容的性能有很大的影響，與電容形成了一個串聯(lián)諧振電路；引線電感越小，電容性能越好；振電路；引線電感

21、越小，電容性能越好；濾波電容為芯片提供高頻電流；濾波電容為芯片提供高頻電流；并且環(huán)路越小，發(fā)射越小。并且環(huán)路越小，發(fā)射越小。實際布局中，BGA封裝的芯片的去耦電容擺放，每個電源管腳一個去耦電容；如果兩個電源管腳緊靠在一起，可以共用一個去耦電容；l時鐘電路是否靠近負載；時鐘為強輻射信號，靠近負載可以避免時鐘走線穿越其他器件和時鐘為強輻射信號，靠近負載可以避免時鐘走線穿越其他器件和走線，引起干擾；走線，引起干擾；時鐘線通常都是高速率信號，往往存在信號完整性問題，走線短時鐘線通常都是高速率信號，往往存在信號完整性問題，走線短，可以避免產生反射、過沖等，繼而引發(fā)發(fā)射問題。，可以避免產生反射、過沖等，繼

22、而引發(fā)發(fā)射問題。晶體晶振l整體布局是否參照原理功能框圖，基于信號流布局，各功能模塊電路分開放置；基于信號流布局，可以避免各部分交叉，避免串擾；基于信號流布局，可以避免各部分交叉，避免串擾；基于信號流布局，對走線以及電源、地的分割都有好處；基于信號流布局，對走線以及電源、地的分割都有好處；基于信號流布局，可以使各部分電路器件和走線都能在對應的地基于信號流布局，可以使各部分電路器件和走線都能在對應的地平面投影內，保證最小環(huán)路面積。平面投影內，保證最小環(huán)路面積。l 多種模塊電路在同一PCB上放置時，數(shù)字電路與模擬電路、高速電路與低速電路是否分開布局；數(shù)字電路和模擬電路相比較，數(shù)字電路為強輻射電路，模

23、擬電路數(shù)字電路和模擬電路相比較，數(shù)字電路為強輻射電路，模擬電路為敏感電路；為敏感電路；高速電路和低速電路相比較，高速電路為強輻射電路，低速電路高速電路和低速電路相比較，高速電路為強輻射電路，低速電路為敏感電路；為敏感電路；分開布局，避免強輻射電路對敏感電路的干擾，避免敏感電路受分開布局，避免強輻射電路對敏感電路的干擾，避免敏感電路受到干擾；到干擾；多種模塊電路分開布局；l多種模塊電路在同一PCB上放置時，敏感電路與干擾源電路是否分開布局；l高速電路靠近相應的板邊連接器放置時，高、中、低速電路距板邊連接器是否由近及遠依次排布；同上。同上。lY電容所在位置優(yōu)先考慮接地孔放置；Y電容的濾波效果，直接

24、取決于引線電感是否很小，如果引線電感很大，Y電容根本就沒有任何作用；Y電容一定就近接接地孔；當無法就近接接地孔，而是需要拉長線接地時，建議直接去掉Y電容；l除光耦、磁珠、隔離變壓器、A/D、D/A等器件外，其它器件是否未跨分割區(qū)；光耦、磁珠、變壓器、共模電感都有很好的共模隔離效果，都放光耦、磁珠、變壓器、共模電感都有很好的共模隔離效果，都放置在隔離帶上，如果有其他器件也放置在了隔離帶上，則會破壞置在隔離帶上，如果有其他器件也放置在了隔離帶上，則會破壞這些器件的隔離效果；這些器件的隔離效果；A/D、D/A器件放置在隔離帶上，是因為模擬部分容易受干擾，而器件放置在隔離帶上，是因為模擬部分容易受干擾

25、，而不是共模隔離作用，與上述器件不同，通常不會放置在同一個隔不是共模隔離作用，與上述器件不同，通常不會放置在同一個隔離帶上。離帶上。隔離變壓器隔離可以達到100dB光耦隔離效果可以達到60-80dB共模電感的共模隔離效果可以達到80-100dB磁珠的頻率特性曲線通常用阻抗來表示。放置在電源、地平面隔離帶的器件有：繼電器、光耦、磁珠、隔放置在電源、地平面隔離帶的器件有：繼電器、光耦、磁珠、隔離變壓器，處理方法見下；離變壓器，處理方法見下； 繼電器磁珠光耦隔離變壓器l對于同一差分線對上的濾波器件是否同層、就近、并行、對稱放置；差分信號就是驅動端發(fā)送兩個等值、反相的信號，接收端通過比差分信號就是驅動

26、端發(fā)送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來判斷邏輯狀態(tài)較這兩個電壓的差值來判斷邏輯狀態(tài)“0”還是還是“1” ；由于兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消由于兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消。耦合的越緊密，互相抵消的磁力線就越多，泄放到外界的電磁。耦合的越緊密，互相抵消的磁力線就越多，泄放到外界的電磁能量越少。能量越少。 因此差分布線要求為：同層、平行、等長、相鄰；因此差分布線要求為：同層、平行、等長、相鄰；相對應的一對差分器件也要求同層、就近、并行、對稱放置。相對應的一對差分器件也要求同層、就近、并行、對稱放置。點亮網絡為差分線走線示例電源、

27、地的布線處理電源與對應地構成的回路面積最小共用一個電源、地過孔的管腳數(shù)目4屏蔽地線接地孔間距1000MIL電源、接地孔有2個熱焊盤管腳接相應平面或銅箔信號線的布線處理所有信號線遵循信號回流最小規(guī)則差分信號線對是否同層、等長、并行走線，保持阻抗一致，差分線間無其他走線時鐘等關鍵信號線是否布內層（優(yōu)先考慮優(yōu)選布線層），并加屏蔽地線或與其他布線間距滿足3W原則時鐘等關鍵信號線的過孔數(shù)目是否3關鍵信號線距參考平面邊沿是否3H（線距參考平面的高度）對于金屬外殼接地的元件，是否在其投影區(qū)的頂層上鋪接地銅箔，并在相應區(qū)域開阻焊窗數(shù)、模電路之間，高、低頻電路之間，高、低速電路之間布線是否互不交叉、跨越關鍵信號

28、線的長度是否滿足芯片的要求X，Y電容需要擠流，如果大電流需要開阻焊窗。正負母線，LN輸入布線、輸出布線推薦層疊，阻抗一致。濾波電容的走線是否先經濾波電容濾波、再到器件電源管腳差分信號線阻抗匹配是否滿足要求l電源與對應地構成的回路面積最小；減小電源、地之間的阻抗；減小電源、地之間的阻抗；電源平面緊鄰地平面，且層間距最??；電源平面緊鄰地平面，且層間距最小；電源與地走線相鄰走線，或者疊層走線。電源與地走線相鄰走線，或者疊層走線。l共用一個電源、地過孔的管腳數(shù)目4；減小芯片與地平面之間的接地阻抗，應使每個地管腳都分別通過減小芯片與地平面之間的接地阻抗，應使每個地管腳都分別通過過孔接地平面、或電源平面，

29、避免共用過孔；過孔接地平面、或電源平面，避免共用過孔；共用地過孔還會導致共地阻抗問題；共用地過孔還會導致共地阻抗問題；連接芯片地管腳和過孔的連線還要盡可能粗，減小接地阻抗；連接芯片地管腳和過孔的連線還要盡可能粗，減小接地阻抗；過孔還應盡可能靠近地管腳，減小接地阻抗；過孔還應盡可能靠近地管腳，減小接地阻抗；過孔也應選擇大過孔，而應避免使用小的信號過孔。過孔也應選擇大過孔，而應避免使用小的信號過孔。l屏蔽地線接地孔間距1000mil；屏蔽接地線，也即常說的屏蔽接地線，也即常說的GUARD LINE；只有多打接地孔，使屏蔽接地線阻抗盡可能低，信號才會從屏蔽只有多打接地孔，使屏蔽接地線阻抗盡可能低，信

30、號才會從屏蔽接地線回流，才能使屏蔽接地線起到應起的作用；接地線回流，才能使屏蔽接地線起到應起的作用；因為地平面有更低的阻抗，只有屏蔽接地線與地平面有同樣低的因為地平面有更低的阻抗，只有屏蔽接地線與地平面有同樣低的阻抗時，才能對信號線形成三面屏蔽的效果。阻抗時，才能對信號線形成三面屏蔽的效果。l電源、接地孔有2個熱焊盤管腳接相應平面或銅箔；對于插件或者接插件的接地和接電源管腳要進行花焊盤處理；因為接地、接電源孔連接大塊銅皮，容易導致透錫不良，因此要減少接觸銅皮面積；從EMC角度來說，希望花焊盤的4個管腳個管腳都接到相應平面；且應使花焊盤管腳盡可能粗，減小接地阻抗。badgoodl時鐘等關鍵信號線

31、是否布內層（優(yōu)先考慮優(yōu)選布線層），并加屏蔽地線或與其他布線間距滿足3W原則；關鍵信號線布內層，加屏蔽地線都是因為減小發(fā)射問題；3W則是避免串擾問題。所謂3W，是指：所謂串擾，是指：下面這個圖示說明當兩線間存在過孔時，每線與過孔之間的距離至少保持2W的距離；在實際中，當在數(shù)據線和地址線上增加匹配電阻時，電阻與電阻之間，電阻與走線之間的距離也要保持至少2W的距離；在實際測試中發(fā)現(xiàn)，在電阻之前沒有串擾，而在電阻之后出現(xiàn)了串擾。12如，上圖線寬7mil，兩線間距14mil。當在1點測量波形時，發(fā)現(xiàn)沒有串擾，而在2點測量波形時，發(fā)現(xiàn)有很明顯的串擾，這說明串擾正是由于經過電阻時較小的間距導致，所以3W原則

32、對器件與線間的距離同樣適用。l時鐘等關鍵信號線的過孔數(shù)目是否3過孔存在的寄生電感大約為：過孔存在的寄生電感大約為：過孔存在的寄生電容大約為：過孔的電容約為過孔存在的寄生電容大約為：過孔的電容約為0.5pF；過孔的寄生電容影響走線的特征阻抗和傳輸延遲；過孔的寄生電容影響走線的特征阻抗和傳輸延遲；而過孔的寄生電感則會由于而過孔的寄生電感則會由于L*di/dt產生壓降，形成輻射源；產生壓降，形成輻射源；所以應盡量減少高速信號線上的過孔。所以應盡量減少高速信號線上的過孔。L=5.08hln(4h/d)+1L：通孔的電感h：通孔的長度d：通孔的直徑C=1.41Td/(D-d)D：隔離孔直徑 T：PCB板

33、的厚度d：通孔的直徑l關鍵信號線距參考平面邊沿是否3H；關鍵信號走線應在平面層的投影內；且應距離邊沿3H，H為層厚，信號到平面層的厚度；避免場泄漏，造成發(fā)射問題；l對于金屬外殼接地的元件，是否在其投影區(qū)的頂層上鋪接地銅箔，并在相應區(qū)域開阻焊窗；在頂層鋪銅皮，并開阻焊窗是為了保證金屬外殼與銅皮的充分接觸；這樣也是為了保證金屬外殼器件的接地阻抗；減小L*di/dt中的L；金屬外殼的元器件外殼與接地管腳相連，也接到銅皮上。主要適用晶體、屏蔽連接器、MOS管等l數(shù)、模電路之間，高、低頻電路之間，高、低速電路之間，布線是否互不交叉、跨越；互不交叉的布局在布局時已初步定型；即使有點繞，也決不穿越其他區(qū)域；

34、保持各部分分區(qū)清晰流暢。l關鍵信號線的長度是否滿足芯片的要求；有時出于同步等的要求，芯片的信號對時延有明確要求；這時要依據微帶線和帶狀線的傳輸延時公式來計算具體走線長度；有時在單板上我們看到類似這樣的走線，就是考慮延時要求的；lX，Y電容需要擠流，如果大電流需要開阻焊窗；電源模塊設計中應用，不再細述。電源模塊設計中應用，不再細述。l濾波電容的走線是否先經濾波電容濾波、再到器件電源管腳；首先我們認為這句話有問題；對于沒有電源平面的單板，濾波電容的走線，先經過濾波電容濾波，再到器件電源管腳，是為了減小引線電感，獲得最小的高頻回路；而對于有電源平面的單板，濾波電容的走線，應該使芯片的電源管腳直接打過

35、孔到電源平面，利用平面之間構成的平面電容進行去耦；有電源平面時，平面電容的大小大約為：平面間距離為0.01inch，介質為FR-4，電源和地平面間的電容為100pF/inch2；mpFmFF/85. 8/108.85m/103615 . 412-90r；）（ pF85.8dACr當板上有高速信號時，通常采用多層板，也會有電源平面和地平面，因此當存在電源和地平面時，建議采用從芯片電源管腳先打過孔到電源平面，利用平面電容的高頻去耦作用； 如果過孔的引線電感為2nH，平面電容大約100-300pF，則，諧振頻率應該為200-400MHz之間，高頻濾波效果很好；Cpcb平面間的電容成為最靠近芯片管腳的

36、去耦電容，形成最小的環(huán)路面積；對于芯片電源管腳下有完整電源平面的情況對于電源管腳下沒有完整電源平面的情況在Keith Armstrong的培訓膠片中，也有關于去耦電容的詳細描述，也證實了我們的想法，后續(xù)還會通過試驗來進一步驗證；在Keith Armstrong的培訓膠片中，關于去耦電容的布線可以說很精彩；DELL專利，關于去耦電容的布線；DELL專利，關于去耦電容的布線；l差分信號線阻抗匹配是否滿足要求；高速數(shù)字設計必須考慮傳輸線效應，阻抗不連續(xù)點會產生反射；阻抗匹配是指將源輸出阻抗或負載的輸入阻抗同傳輸線的特征阻抗進行匹配；當傳輸線的傳輸延時大于信號上升時間的1/6時，應進行匹配；不僅差分信

37、號需要阻抗匹配來降低反射，單端信號也需要匹配；要滿足網口共模阻抗75歐姆，走線和層間結構需要滿足以下要求；要滿足網口差模阻抗100歐姆的要求，除了滿足以上要求，差分線間的間隔還要滿足以下要求；串聯(lián)匹配； 源輸出阻抗+RS=Z0 優(yōu)點： 在信號穩(wěn)定前只會出現(xiàn)一次反射，與沒有匹配的情況相比，所傳輸信號的速率可以提高很多 由于Ra與Rb之間處于高阻狀態(tài)，因此可以確保在接收器的輸入端開路或閑置狀態(tài)下，接收器的輸出是已知狀態(tài)。 缺點： 如果驅動芯片需替換，那么匹配電阻Rs則需要調整大小 只適用于端對端 （point to point）傳輸?shù)那闆r 采用串聯(lián)匹配的情況下，前一周期的反射信號在下一個周期信號傳

38、遞前必須消除掉，因此整個回路的延遲必須遠遠小于兩個信號周期的間隔，也就是說串聯(lián)匹配只適用于線路比較短且傳送速率不高的情況。 并聯(lián)匹配； ZT=Z0 優(yōu)點： 消除了反射：適用于更高速率的信號和更長的走線； 支持多支路應用。 缺點： 增加了驅動芯片的能耗（與不匹配的情況相比）； 由于電阻Zt的存在，Ra與Rb之間的阻抗由高阻變?yōu)榈妥瑁斀邮掌鞯妮斎攵碎_路或閑置狀態(tài)下，接收端的輸出狀態(tài)不確定；AC匹配； ZT=Z0 經驗公式是：Ct2*tp/Zo。 (2*tp)：信號往返的延遲時間，Zo：傳輸線阻抗。 如果采用并聯(lián)匹配的話，會產生流經Zt的電流。為了消除此dc電流，在匹配電阻Zt后串聯(lián)一個電容Ct，

39、形成一個低通濾波器。此低通濾波器對高速信號有嚴重影響，因此時間常數(shù)的值須小于信號間隔時間（TUI）。 優(yōu)點： 與并聯(lián)匹配相比，驅動芯片的損耗減少； 由于Ra與Rb點間有電容隔離，因此可以確保接收器的輸入端開路或閑置狀態(tài)下，接收器的輸出是已知的狀態(tài)。 缺點：RC時間常數(shù)限制了信號傳輸?shù)淖罡咚俣燃白呔€的最大長度，通常只適用于低速控制線。開路失效保護（Open-Line Fail-Safe）匹配； 通常，差分接收器內部具有開路失效保護電路，因此當接收器的輸入端開路或閑置狀態(tài)下，接收器總是輸出一個已知的狀態(tài)，由于電阻Zt的存在，Ra與Rb之間的阻抗由高阻變?yōu)榈妥瑁斀邮掌鞯妮斎攵碎_路或閑置狀態(tài)下，接收端的輸出狀態(tài)不確定；這主要是源于Zt上的電壓不足（接收器內部具有很高的上下拉電阻），為了使接收器在輸入端開路或閑置狀態(tài)下進入邏輯高狀態(tài)，Zt上最少需要2