定點原碼兩位乘器設(shè)計

1、沈陽航空工業(yè)學院課課 程程 設(shè)設(shè) 計計 報報 告告課程設(shè)計名稱：計算機組成原理課程設(shè)計計算機組成原理課程設(shè)計課程設(shè)計題目：定點原碼兩位乘器設(shè)計定點原碼兩位乘器設(shè)計院（系）：計算機學院專 業(yè)：計算機科學與技術(shù)班 級：4401102學 號：200403011049姓 名：郭振明指導(dǎo)教師：劉澤顯完成日期：2006年12月31日沈陽航空工業(yè)學院課程設(shè)計報告 -I-目目 錄錄第第 1 章章 總體設(shè)計方案總體設(shè)計方案.11.1 設(shè)計原理 .1第第 2 章章 詳細設(shè)計方案詳細設(shè)計方案.32.1 頂層方案圖的設(shè)計與實現(xiàn) .32.1.1 創(chuàng)建頂層圖形設(shè)計文件.32.1.2 器件的選擇與引腳鎖定.32.1.3 編

2、譯、綜合、適配.42.2 功能模塊的設(shè)計與實現(xiàn) .42.2.1 欠位 C 和選擇器模塊的設(shè)計與實現(xiàn) .42.2.2 兩位移電路的設(shè)計與實現(xiàn).52.3 仿真調(diào)試 .6第第 3 章章 編程下載與硬件測試編程下載與硬件測試.83.1 編程下載 .83.2 硬件測試及結(jié)果分析 .8參考文獻參考文獻.9附附 錄（程序清單或電路原理圖）錄（程序清單或電路原理圖）.10沈陽航空工業(yè)學院課程設(shè)計報告 第 1 章 總體設(shè)計方案-1-第 1 章 總體設(shè)計方案1.1 設(shè)計原理設(shè)計原理 原碼兩位乘法流程圖原碼兩位乘法流程圖沈陽航空工業(yè)學院課程設(shè)計報告 第 1 章 總體設(shè)計方案-2-原碼兩位乘與原碼一位乘一樣，符號位的

3、運算和數(shù)值部分是分開進行的，但原碼兩位乘是用兩位乘數(shù)的狀態(tài)來決定新的部分積如何形成，因此可提高運算速度。兩位乘數(shù)共有 4 種狀態(tài)，對應(yīng)這 4 種狀態(tài)可得下表。乘數(shù) yn-1yn新的部分積00等于原部分積右移兩位01等于原部分積加被乘數(shù)后右移兩位10等于原部分積加 2 倍被乘數(shù)后右移兩位11等于原部分積加 3 倍被乘數(shù)后右移兩位表中 2 倍被乘數(shù)可通過將被乘數(shù)左移一位實現(xiàn)，而 3 倍被乘數(shù)的獲得可以分兩步來完成，利用 3=4-1，第一步先完成減 1 倍被乘數(shù)的操作，第二步完成加 4倍被乘數(shù)的操作。而加 4 倍被乘數(shù)的操作實際上是由比“11”高的兩位乘數(shù)代替 完成的，可以看作是在高兩位乘數(shù)上加“1

4、”。這個“1”可暫時存在 Cj觸發(fā)器中。機器完成置“1” Cj即意味著對高兩位乘數(shù)加 1，也即要求高兩位乘數(shù)代替本兩位乘數(shù)“11”來完成加 4 倍被乘數(shù)的操作。所以用四個寄存器分別實現(xiàn)，由此可得原碼兩位乘的運算規(guī)則如下表所示。乘數(shù)判斷位yn-1y n標志位Cj操 作 內(nèi) 容000z2,y*2,Cj保持“0”010z+x*2, y*2,Cj保持“0”100z+2x*2, y*2,Cj保持“0”110z-x*2, y*2,置“1”Cj001z+x*2, y*2,置“0”Cj011z+2x*2, y*2,置“0”Cj101z-x*2, y*2, Cj保持“1”111z2,y*2,Cj保持“1”沈陽航

5、空工業(yè)學院課程設(shè)計報告 第 1 章 總體設(shè)計方案-3-表中 z 表示原有部分積，x*表示被乘數(shù)的絕對值，y*表示乘數(shù)的絕對值，2 表示右移兩位，當作-x*運算時，一般采用加-x*補來實現(xiàn)。這樣，參與原碼兩位乘運算的操作數(shù)是絕對值的補碼，因此運算中右移兩位的操作也必須按補碼右移規(guī)則完成。尤其應(yīng)注意的是，乘法過程中可能要加 2 倍被乘數(shù)，即+2x*補，使部分積的絕對值大于 2。為此，只有對部分積取三位符號位，且以最高符號位作為真正的符號位，才能保證運算過程正確無誤。此外，為了統(tǒng)一用兩位乘數(shù)和一位 Cj共同配合管理全部操作，與原碼一位乘不同的是，需在乘數(shù)（當乘數(shù)位數(shù)為偶數(shù)時）的最高位前增加兩個 0。

6、這樣，當乘數(shù)最高兩個有效位出現(xiàn)“11”時， Cj需置“1”，再與所添補的兩個 0 結(jié)合呈001 狀態(tài)，以完成加 x*的操作（此步不必移位）。例：設(shè) x=0.111111，y=-0.111001，用原碼兩位乘求x y原。解：數(shù)值部分的運算如下表所示，其中 x*=0.111111, -x*補=1.000001,2x*=1.111110, y*=0.111001。部分積乘數(shù) y*Cj說 明000.000000000.1111110011100101 0 0開始，部分積為 0, Cj=0根據(jù) yn-1ynCj=010 加 x*，保持 Cj=0000.111111000.001111001.111110

7、1100111010 0 02,得新的部分積，乘數(shù)同時2 位根據(jù) yn-1ynCj=100 加 2x*，保持 Cj=0010.001101000.100011111.0000011101110011110 02,得新的部分積，乘數(shù)同時2 位根據(jù) yn-1ynCj=110 減 x*，Cj置“1”111.100100111.111001000.111111011100011100001 12,得新的部分積，乘數(shù)同時2 位根據(jù) yn-1ynCj=001 加 x*，Cj置“0”000.111000000111形成最終結(jié)果乘積的符號為 沈陽航空工業(yè)學院課程設(shè)計報告 第 1 章 總體設(shè)計方案-4-故x y

8、原=1.111000000111。當乘數(shù)為偶數(shù)時，需作 n/2 次移位，最多作 n/2+1 次加法。當乘數(shù)為奇數(shù)時，乘數(shù)高位前可只增加一個“0”，此時需作 n/2+1 次加法，n/2+1 次移位（最后一步移一位） 。 沈陽航空工業(yè)學院課程設(shè)計報告 第 3 章 編程下載與硬件測試-5-第 2 章 詳細設(shè)計方案2.1 頂層方案圖的設(shè)計與實現(xiàn)頂層方案圖的設(shè)計與實現(xiàn)頂層方案圖實現(xiàn)原碼兩位乘法器的邏輯功能，采用圖形輸入方式完成，電路實現(xiàn)基于 XCV200 可編程邏輯芯片。把輸入/輸出信號安排到 XCV200 指定的引腳上去，實現(xiàn)芯片的引腳鎖定。2.1.1 創(chuàng)建頂層圖形設(shè)計文件創(chuàng)建頂層圖形設(shè)計文件由上面原

9、理設(shè)計得：頂層圖形文件主要由一個乘數(shù) Y 寄存器和一個被乘數(shù)X 寄存器并封裝了四個寄存器其中有 0，X，2X，-X 四個寄存器。封裝的四個寄存器通過一個選擇器選出是 0，X，2X，-X 和部分積相加。輸出接到一個加法器的一端和部分積寄存器相加輸出接到一個兩位右移器件上將移后的值送到部分積中，并將移出的底兩位送到 Y 的高兩上。乘數(shù) Y 內(nèi)部還封裝拉一個移位電路并自身進行向右移位運算，這就是頂層的基本設(shè)計圖原理。圖圖 2.1 原碼兩位乘法器頂層圖形文件結(jié)構(gòu)原碼兩位乘法器頂層圖形文件結(jié)構(gòu)2.1.2 器件的選擇與引腳鎖定器件的選擇與引腳鎖定（1）引腳鎖定）引腳鎖定把頂層圖形文件中的輸入/輸出信號安排

10、到 Xlinx XCV200 芯片指定的引腳上沈陽航空工業(yè)學院課程設(shè)計報告 第 3 章 編程下載與硬件測試-6-去，實現(xiàn)芯片的引腳鎖定，各信號及 Xlinx XCV200 芯片引腳對應(yīng)關(guān)系如表 2.1 所示。Y0：7094095096097.100.101.102.103。X0：7079080.081.082.084.085.086087CLK213OUTY0：7215.216.217.218.220.221.222.223OUTX0：7224.228.229.230.231.232.234.235表表 2.1 信號和芯片引腳對應(yīng)關(guān)系信號和芯片引腳對應(yīng)關(guān)系2.2 功能模塊的設(shè)計與實現(xiàn)功能模塊的

11、設(shè)計與實現(xiàn)原碼兩位乘法器的欠位位 C 是有乘數(shù) Y 的最底兩位實現(xiàn)：乘數(shù)判斷位 yn-1y n標志位 Cj操 作 內(nèi) 容000z2,y*2,Cj保持“0”010z+x*2, y*2,Cj保持“0”100z+2x*2, y*2,Cj保持“0”110z-x*2, y*2,置“1”Cj001z+x*2, y*2,置“0”Cj011z+2x*2, y*2,置“0”Cj101z-x*2, y*2, Cj保持“1”111z2,y*2,Cj保持“1”因此實際操作 C 要用 Yi-1 Yi C 三位的組合值來控制乘法運算操作,運算規(guī)數(shù)最底兩個有效位出現(xiàn)“11”時， Cj需置“1”，C 和 Yi-1出現(xiàn)“11”

12、時 Cj需置“1”和上面或的 C，C 可以看作是在底兩位乘數(shù)上加“1”。這個“1”可暫時存在 Cj觸沈陽航空工業(yè)學院課程設(shè)計報告 第 3 章 編程下載與硬件測試-7-發(fā)器中。開始時機器完預(yù)先置“0” Cj即意味著對高兩位乘數(shù)加 1，也意味著加零。選擇器：乘數(shù)判斷位 yn-1y n標志位Cj操 作 內(nèi) 容000 等于原部分積右移兩位010等于原部分積加被乘數(shù)后右移兩位00等于原部分積加 2 倍被乘數(shù)后右移兩位110等于原部分積加-被乘數(shù)補碼右移兩位001等于原部分積加被乘數(shù)后右移兩位011 等于原部分積加 2 倍被乘數(shù)后右移兩位101等于原部分積加-被乘數(shù)補碼后右移兩位111 等于原部分積右移兩

13、位因此根據(jù)上圖有選擇器有四種狀態(tài)畫卡諾圖得q0=P0&(!P1)|(!P0)&P1; q1=(!P0)&P2|(!P1)&P2|P1&(!P2)&P0; Ci+1=Yi-1C+YiYi-1;2.2.1 欠位欠位 C 和選擇器模塊的設(shè)計與實現(xiàn)和選擇器模塊的設(shè)計與實現(xiàn)選擇器，用 Verilog HDL 程序表示，其設(shè)計過程如下。（1）創(chuàng)建）創(chuàng)建 Verilog HDL 源文件源文件module xuan ( p0, p1, p2, q0, q1) ;put p0 ;input p1 ;input p2 ;沈陽航空工業(yè)學院課程設(shè)計報告 第 3 章 編程

14、下載與硬件測試-8-output q0 ;output q1 ;reg q1 ;/ add your code here wire p0,p1,p2; wire q0,q1; assign q0=p0&(!p1)|(!p0)&p1; assign q1=(!p0)&p2|(!p1)&p2|p1&(!p2)&p0;endmodule 欠位 C和選擇器D 的實現(xiàn)圖：沈陽航空工業(yè)學院課程設(shè)計報告 第 3 章 編程下載與硬件測試-9-（2）創(chuàng)建元件圖形符號）創(chuàng)建元件圖形符號上圖是選擇器（3）功能仿真）功能仿真。2.2.2 兩位移電路的設(shè)計與實現(xiàn)兩位移電路

15、的設(shè)計與實現(xiàn)原碼兩位乘法器的需要移位電路進行移位，它的實現(xiàn)形成 Verilog HDL 程序表示，其設(shè)計過程如下。（1）創(chuàng)建）創(chuàng)建 Verilog HDL 源文件源文件module BFI (D, CLK, CLR, CE, LOAD, Q, Y1, Y0) ;沈陽航空工業(yè)學院課程設(shè)計報告 第 3 章 編程下載與硬件測試-10-input 7:0 D ;input CLK ;input CLR ;input CE ;input LOAD ;output 7:0 Q ;reg 7:0 Q ;output Y1 ;reg Y1 ;output Y0 ;reg Y0 ;/ add your code

16、 herealways(posedge CLK or negedge CLR) beginif(!CLR) Q=0;else if(LOAD) Q=D; else begin Y1=D1;沈陽航空工業(yè)學院課程設(shè)計報告 第 3 章 編程下載與硬件測試-11- Y0=D0; Q2; endendendmodule（2）創(chuàng)建元件圖形符號）創(chuàng)建元件圖形符號（3）功能仿真）功能仿真（2）創(chuàng)建元件圖形符號）創(chuàng)建元件圖形符號為了能在圖形編輯器（原理圖設(shè)計輸入方式）中調(diào)用此兩輸入，需要為沈陽航空工業(yè)學院課程設(shè)計報告 第 3 章 編程下載與硬件測試-12-ORM2 創(chuàng)建一個元件圖形符號，可用 Xilinx fo

17、undation f3.1 編譯器的實現(xiàn)模塊。第 3 章 編程下載與硬件測試3.1 編程下載編程下載利用 Xilinx ISE 的編程下載功能，將得到的*.bin 文件下載到 XCV200 實驗板的 XCV200 可編程邏輯芯片中。3.2 硬件測試及結(jié)果分析硬件測試及結(jié)果分析利用 XCV200 實驗板進行硬件功能測試。一位全加器的輸入數(shù)據(jù)通過XCV200 實驗板的輸入開關(guān)實現(xiàn)，輸出數(shù)據(jù)通過 XCV200 實驗板的 LED 指示燈實現(xiàn)，其對應(yīng)關(guān)系如表 3.1 所示。表表 3.1 XCV200 實驗板信號對應(yīng)關(guān)系實驗板信號對應(yīng)關(guān)系XCV200芯片引腳信號芯片引腳信號XCV200實驗板實驗板ain

18、K1binK2cinK3sum LED1coutLED2利用表 2.2 中的輸入?yún)?shù)作為輸入數(shù)據(jù)，逐個測試輸出結(jié)果，即用 XCV200實驗板的開關(guān) K1、K2、K3 輸入數(shù)據(jù)，同時觀察 LED1 和 LED2 的輸出，得到如表 3.2 所示的硬件測試結(jié)果。表表 3.2 硬件測試結(jié)果硬件測試結(jié)果輸輸 入入 信信 號號輸輸 出出 信信 號號K1 K2K3LED1LED20 11011 10010 11000 01100 00000 10101 1111沈陽航空工業(yè)學院課程設(shè)計報告 第 3 章 編程下載與硬件測試-13-對表 3.2 與表 1.1 的內(nèi)容進行對比，可以看出硬件測試結(jié)果是正確的，說明電路設(shè)計完全正確。如圖：沈陽航空工業(yè)學院課程設(shè)計報告 參考文獻-14-參考文獻1 曹昕燕. EDA 技術(shù)實驗與課程設(shè)計M.北京：清華大學出版社，20062 范延濱.微型計算機系統(tǒng)原理、接口與 EDA 設(shè)計技術(shù)M.北京：北京郵電大學出版社，20063 王愛英.計算機組成與結(jié)構(gòu)(第 4 版)M.北京：清華大學出版社，20064侯伯亨,顧新.VHDL 硬件描述語言與數(shù)字邏輯電路設(shè)計M.西安:西安電子科技大學出版社,1998.5-9.5廖裕評,陸瑞強.CPLD 數(shù)字電路設(shè)計-使用 MAX+PLUSM.北京:清華大學出版社,2001.217-221.6俸遠禎等.計算機組成原理M.