高速電路印刷電路板的可靠性設(shè)計(jì)

1、高速電路印刷電路板的可靠性設(shè)計(jì) 隨著技術(shù)和計(jì)算機(jī)控制技術(shù)的進(jìn)展，電力裝置的功能日益完美，系統(tǒng)設(shè)計(jì)越來(lái)越復(fù)雜，這就要求其控制器具有優(yōu)良的控制性能和高速的工作頻率，于是電力電子工程師越來(lái)越多的瀕臨高速的設(shè)計(jì)。而在高速電路系統(tǒng)中，過(guò)高的系統(tǒng)工作頻率將產(chǎn)生傳輸線效應(yīng)和信號(hào)完整性問(wèn)題，使得基于傳統(tǒng)辦法設(shè)計(jì)的印刷電路板()達(dá)不到系統(tǒng)牢靠性要求。此外，電力電子裝置采納的多是功率器件，不僅容量大而且工作頻率高，使得控制器的工作環(huán)境異樣惡劣、干擾問(wèn)題日益突出。在惡劣的電磁環(huán)境中，很難保證高速電路不產(chǎn)生電磁輻射或不受外界的電磁干擾。因此，控制器pcb的設(shè)計(jì)是否合理挺直關(guān)系到囫圇系統(tǒng)的牢靠性和穩(wěn)定性。本文針對(duì)采納高

2、速-tms320f2812的電力電子控制器系統(tǒng)，論述了高速電路pcb板的牢靠性設(shè)計(jì)辦法。2 高速電路與電磁兼容通常認(rèn)為，數(shù)字規(guī)律電路的頻率達(dá)到或超過(guò)45mhz50mhz，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了囫圇電子系統(tǒng)一定的重量， 就稱為高速電路。然而，事實(shí)上是信號(hào)迅速變幻的邊沿引發(fā)了信號(hào)傳輸?shù)姆穷A(yù)期效果，通常商定假如線傳揚(yáng)延時(shí)大于數(shù)字信號(hào)驅(qū)動(dòng)端升高時(shí)光的一半，則認(rèn)為此類信號(hào)是高速信號(hào)，并產(chǎn)生傳輸線效應(yīng)。因此，當(dāng)脈沖信號(hào)邊沿足夠陡時(shí)，即使是10khz的頻率也足以產(chǎn)生傳輸線效應(yīng)，同樣屬于高速信號(hào)。電磁兼容性是指電氣和電子系統(tǒng)、設(shè)備和裝置，在設(shè)定的電磁環(huán)境中， 在規(guī)定的平安界限內(nèi)以設(shè)計(jì)的等級(jí)或性

3、能運(yùn)行，而不會(huì)因?yàn)殡姶鸥蓴_引起損壞或不行接受的性能惡化的能力。假如在一個(gè)電路系統(tǒng)中各電路模塊之間能和睦、正常的工作而不致互相發(fā)生電磁干擾造成性能轉(zhuǎn)變或無(wú)法工作， 稱這個(gè)電路系統(tǒng)是互相兼容的。為使系統(tǒng)達(dá)到電磁兼容，要求每個(gè)電路模塊盡量不產(chǎn)生電磁輻射，同叫又具有一定的抗電磁干擾的能力，以使系統(tǒng)達(dá)到相對(duì)的徹低兼容。3 高速電路電磁兼容性設(shè)計(jì)3.1 高速pcb的疊層設(shè)計(jì)高速印刷電路板沒(méi)計(jì)中，關(guān)鍵是要舉行pcb疊層設(shè)計(jì)以對(duì)電路板信號(hào)線舉行阻抗控制。在疊層設(shè)計(jì)中需要考慮的最基本內(nèi)容包括電源層、地層和高速信號(hào)層的分布。電路板的層數(shù)越多，高速信號(hào)層、地層、電源層的羅列組合的種類也就越多。在選用時(shí)需要掌握電源層

4、和地層之間具有良好耦合的原則，以盡可能的降低二者之間的阻抗并增大電源層和地層的諧振頻率。在電力電子控制器dsp系統(tǒng)的pcb設(shè)計(jì)中采納的是四層的疊層設(shè)計(jì)，下面就以四層為例舉行解釋。對(duì)于一塊2mm厚50線路阻抗控制的四層板，其常用的兩種疊層設(shè)計(jì)方式31所示(兩方式距離離參數(shù)相同)。為保證電源和地之間具有良好的耦合，假如大部分的高速信號(hào)在top 層走線，應(yīng)選用方式一；假如大部分的高速信號(hào)在bottom層走線，應(yīng)選用方式二。3.2 pcb走線的拓?fù)浣Y(jié)構(gòu)設(shè)計(jì)解決傳輸線效應(yīng)的辦法之一是正確挑選布線路徑和終端拓?fù)浣Y(jié)構(gòu)。最基本的拓?fù)浣Y(jié)構(gòu)有兩種：菊花鏈?zhǔn)浇Y(jié)構(gòu)和星形結(jié)構(gòu)。在實(shí)際的設(shè)計(jì)的過(guò)程中，很難做到徹低的這兩種

5、結(jié)構(gòu)，結(jié)構(gòu)上對(duì)稱是拓?fù)湓O(shè)計(jì)的須要條件。對(duì)于菊花鏈布線， 在控制走線的高次諧波干擾方面效果最好， 但是這種走線方式布通率最低，并且不同信號(hào)接收端對(duì)信號(hào)的接收是不同步的。對(duì)于星形布線可以有效避開(kāi)時(shí)鐘信號(hào)的不同步問(wèn)題。3.3 高速信號(hào)布線技巧(1)控制關(guān)鍵信號(hào)線的走線長(zhǎng)度在設(shè)計(jì)有高速跳變邊沿的信號(hào)線時(shí)，為避開(kāi)pcb 板上的傳輸線效應(yīng)，高速信號(hào)線的長(zhǎng)度應(yīng)盡可能的短。對(duì)于采納coms或ttl電路設(shè)計(jì)的系統(tǒng)，工作頻率小于10mhz時(shí)，布線長(zhǎng)度應(yīng)小于700mil，上作頻率在50mhz時(shí)，布線長(zhǎng)度應(yīng)小于150mil；工作頻率超過(guò)75mhz時(shí)，布線長(zhǎng)度應(yīng)在100mil以內(nèi)。超過(guò)這個(gè)標(biāo)準(zhǔn)就會(huì)存在傳輸線效應(yīng)。(2)

6、挑選合理的導(dǎo)線寬度pcb 導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基板間的粘附強(qiáng)度和流過(guò)它們的值打算。當(dāng)銅箔厚度為2mil、寬度為4060mil時(shí)， 通過(guò)2a的電流溫度低于3 因此導(dǎo)線寬度為60mil可滿足要求。對(duì)于數(shù)字電路，通常選812mil導(dǎo)線寬度。固然，只要允許還是盡可能用寬線。因?yàn)椴杉{了電源層和地層，所以不存存電源線和地線的寬度問(wèn)題。整板范圍普通可以取10mil左右。導(dǎo)線的最小間距主要由最壞狀況下的線間絕緣和擊穿打算。對(duì)于數(shù)字電路，在工藝允許的狀況下，可使間距小至58mil。印制導(dǎo)線拐彎處普通取圓弧形， 而直角或夾角在高頻電路中會(huì)影響電氣性能 此外，用大面積銅箔時(shí)，選用柵格外形。(3)交錯(cuò)干擾及

7、傳輸線間串?dāng)_的抑制高速信號(hào)線近距離平行走線時(shí)，會(huì)引入“交錯(cuò)干擾” 在同一層內(nèi)， 若無(wú)法避開(kāi)平行走線，可在平行信號(hào)線的鄰層放置大面積的“地” 來(lái)削減干擾。設(shè)計(jì)中選用疊層設(shè)計(jì)方式一，在走線層的鄰層恰是地層。在相鄰層間，走線必需遵循橫平豎垂的走線原則，否則會(huì)造成線間的串?dāng)_，增強(qiáng)emi輻射。對(duì)于采納31所示的疊層設(shè)計(jì)的四層電路板，高速信號(hào)走線層之間有一個(gè)地層隔開(kāi)并不挺直相鄰，且高速信號(hào)層的間距較大，所以設(shè)計(jì)時(shí)基本上沒(méi)有考慮層間干擾，但通常還是會(huì)遵循橫平豎垂的原則，該原則不僅可以抑制干擾， 而且可以大大提高手動(dòng)布線的布通率。3.4 時(shí)鐘源的設(shè)計(jì)為減小高頻時(shí)鐘信號(hào)的干擾，盡可能選用滿足系統(tǒng)要求的最低頻率時(shí)

8、鐘。新型dsp tms320f2812提供內(nèi)部鎖相環(huán)倍頻技術(shù)，最高可以實(shí)現(xiàn)5倍的倍頻頻率。內(nèi)部時(shí)鐘最高可達(dá)150mhz， 因此，外部最低可以采納30mhz的時(shí)鐘源。在布局時(shí)，時(shí)鐘源盡可能逼近dsp器件，以縮短傳輸線長(zhǎng)度走線盡量短，以削減噪聲干擾及分布的影響。當(dāng)實(shí)際難以實(shí)現(xiàn)時(shí)，可用地線將時(shí)鐘信號(hào)線舉行“包地”處理。在設(shè)計(jì)中，選用30mhz有源晶振，其外殼接地，并采納sn74lvc14g舉行電平轉(zhuǎn)換。同時(shí)對(duì)于時(shí)鐘源還采納了鐵氧體磁環(huán)和構(gòu)成的舉行電源濾波，以及rc濾波電路對(duì)輸出時(shí)鐘信號(hào)舉行濾波。其設(shè)計(jì)電路3-2所示。4 電源牢靠性設(shè)計(jì)在電路設(shè)計(jì)中，通常關(guān)懷的是信號(hào)的完整性問(wèn)題，而把電源和地當(dāng)成抱負(fù)的

9、狀況來(lái)處理。這樣做雖然能使問(wèn)題簡(jiǎn)化，但在高速電路中， 電源系統(tǒng)也是影響信號(hào)畸變的主要緣由之一。因此，在高速電路的pcb設(shè)計(jì)中需要考慮電源系統(tǒng)的牢靠性問(wèn)題。設(shè)計(jì)電源布線過(guò)程中通常存在兩個(gè)問(wèn)題：高頻電磁場(chǎng)引入的電源噪聲和線路阻抗帶來(lái)的壓降。為解決該問(wèn)題可以采納兩種計(jì)劃：一是采納電源技術(shù)；一是采納單獨(dú)的電源層舉行供電。在控制器系統(tǒng)pcb的設(shè)計(jì)中，選用了第一種計(jì)劃。4.1 跨分割問(wèn)題因?yàn)殡娏﹄娮涌刂破骺刂频亩际枪β势骷旧碛中枰岣吖ぷ魉俣冉档凸模?因此一塊pcb 中就會(huì)存在多種電源和地，如24v,+15v,-15v,5v,3.3v,1.8v,gnd(模擬地),dgnd(數(shù)字地)。為了不增強(qiáng)電路

10、板的疊層以大幅降低制作成本， 同時(shí)保證電路板的牢靠性， 就需要根據(jù)電路板的特點(diǎn)舉行內(nèi)電層分割。這又會(huì)導(dǎo)致電源和地平面的不完整，帶來(lái)了跨分割問(wèn)題。跨分割問(wèn)題主要由于內(nèi)電的分隔以及密集過(guò)孔在內(nèi)電層形成狹長(zhǎng)隔離帶而產(chǎn)生，其主要危害有：導(dǎo)致走線阻抗不延續(xù)引起信號(hào)的反射；增強(qiáng)電流環(huán)路面積，加大環(huán)路使波形產(chǎn)生振蕩；增強(qiáng)電磁輻射；增強(qiáng)發(fā)生磁場(chǎng)耦合的可能等等。為避開(kāi)跨分割問(wèn)題的產(chǎn)生，在設(shè)計(jì)時(shí)需要注重以下幾個(gè)方面：舉行內(nèi)電層分割時(shí)要注重會(huì)對(duì)哪些信號(hào)產(chǎn)生影響， 并舉行適當(dāng)?shù)恼{(diào)節(jié)。過(guò)孔設(shè)計(jì)不要過(guò)于密集， 以免造成電源和地平面的隔離帶。接插件定義時(shí)充分考慮對(duì)內(nèi)電層的影響，避開(kāi)造成隔離。走線要避開(kāi)穿越隔離帶。4.2 考慮電源和地的去耦pcb 設(shè)計(jì)的常規(guī)做法之一是在印制板的電源和地等各個(gè)關(guān)鍵部位配置適當(dāng)?shù)娜ヱ铍娙?。去耦電容的配置常遵循如下原則：電源輸入端跨接10100uf的電解電容器。如有可能，接100uf 以上的更好。原則上每個(gè)芯片都應(yīng)布置一個(gè)001uf的瓷片電容，也可每410個(gè)芯片布置一個(gè)110uf 的鉭電容。對(duì)于存儲(chǔ)器件， 在芯片的電源線和地線之間挺直接入去耦電容。電容引線不能太長(zhǎng)，引線越短去耦效果