基于FPGA的高速連續(xù)數(shù)據(jù)采集系統(tǒng)的設(shè)計

1、基于fpga的高速連續(xù)數(shù)據(jù)采集系統(tǒng)的設(shè)計數(shù)據(jù)采集是數(shù)字信號處理過程中的一個重要環(huán)節(jié)，已經(jīng)廣泛應(yīng)用于雷達(dá)、聲納、瞬態(tài)信號測試、無線探傷等領(lǐng)域。對不同的任務(wù)和應(yīng)用場合數(shù)據(jù)采集系統(tǒng)要求的采樣精度和采樣速率各不相同，系統(tǒng)的實現(xiàn)辦法和難度也各異。在低速數(shù)據(jù)采集領(lǐng)域，系統(tǒng)要求的采樣速率低，數(shù)傳輸量小，系統(tǒng)的實現(xiàn)較簡單，常用系統(tǒng)完成數(shù)據(jù)采集、串行接口完成數(shù)據(jù)傳輸；在高速數(shù)據(jù)采集領(lǐng)域，系統(tǒng)要求的采樣速率高、采集精度高、數(shù)據(jù)傳輸量大，于是系統(tǒng)的抗干擾、數(shù)據(jù)的傳輸、數(shù)據(jù)的存儲問題就成了系統(tǒng)構(gòu)建必需克服的關(guān)鍵問題。目前，常用的高速數(shù)據(jù)采集系統(tǒng)通常為定時采樣或者固定采樣門數(shù)據(jù)采集系統(tǒng)，這種系統(tǒng)數(shù)據(jù)采集的時光和數(shù)據(jù)量已

2、知，待保存的數(shù)據(jù)都是被采樣信號信息，通常通過設(shè)置足夠大的緩沖區(qū)，通過pci將緩沖區(qū)的數(shù)據(jù)傳輸?shù)接嬎銠C(jī)內(nèi)部總線，從而實現(xiàn)數(shù)據(jù)采集。隨著高速數(shù)據(jù)采集系統(tǒng)的進(jìn)展，提出了變采樣門延續(xù)高速采集的要求。此時系統(tǒng)不但要記錄被采樣信號信息，還要記錄采樣門的變幻信息；因為采樣門可變，采集的數(shù)據(jù)量變幻、采樣持續(xù)時光和采樣的數(shù)據(jù)量不定，系統(tǒng)的實現(xiàn)難度較高。本文提出了基于的四路變采樣門的高速延續(xù)數(shù)據(jù)采集系統(tǒng)的實現(xiàn)辦法。2 系統(tǒng)背景及功能描述因為雷達(dá)重復(fù)掃描周期中，回波信號往往只占很小的時光部分。為了高效地獵取回波數(shù)據(jù)，往往采納距離窗口推遲采樣，以便濾除雷達(dá)重復(fù)周期中與目標(biāo)無關(guān)的信號，提高數(shù)據(jù)有效率。因此系統(tǒng)觸發(fā)信號、

3、采樣門、采樣距離等都在變幻。本系統(tǒng)被測信號由四路雷達(dá)回波信號組成，基本要求：采樣頻率為20mhz；觸發(fā)信號(triger)頻率已知、可變（1khz"2khz）；采樣門(gate)為頻率同觸發(fā)信號、占寬比可變（5%"95%。3 系統(tǒng)結(jié)構(gòu)設(shè)計數(shù)據(jù)采集系統(tǒng)要解決的問題主要是數(shù)據(jù)的采集和傳輸問題。為了增加設(shè)計的靈便性和可擴(kuò)展性，系統(tǒng)采納fpga（field programmable logic array）來實現(xiàn)對ad轉(zhuǎn)換器、數(shù)據(jù)緩沖器、時鐘、數(shù)據(jù)傳輸?shù)囊?guī)律控制。3.1 術(shù)語定義和數(shù)據(jù)組織一個采樣周期內(nèi)的系統(tǒng)采集的數(shù)據(jù)稱為一幀數(shù)據(jù)。系統(tǒng)設(shè)置的緩存能容納多幀數(shù)據(jù)，當(dāng)緩存存儲容量不夠存

4、下一幀數(shù)據(jù)時就要轉(zhuǎn)移數(shù)據(jù)，每次轉(zhuǎn)移的數(shù)據(jù)稱為一塊數(shù)據(jù)。數(shù)據(jù)采集的目的是在信號發(fā)生后再現(xiàn)信號，所以為了便于數(shù)據(jù)回放（軟件回放或者硬件回放），必需保存數(shù)據(jù)幀和數(shù)據(jù)塊相關(guān)信息。系統(tǒng)保存的數(shù)據(jù)包括：被采樣信號數(shù)據(jù)；采樣門采樣距離、采樣寬度；數(shù)據(jù)幀、數(shù)據(jù)塊相關(guān)信息。3.2 延續(xù)采集的實現(xiàn)策略四路0"2v的模擬信號輸入，由四個16位的a/d轉(zhuǎn)換器完成模數(shù)轉(zhuǎn)換，ad0和ad1構(gòu)成一組32位的數(shù)據(jù)（a組），ad2和ad3構(gòu)成另一組（b組）32位的數(shù)據(jù)。對于a組和b組數(shù)據(jù)，分離設(shè)置兩個fifo存儲器fifox0、fifox1（x為a或b）。每組數(shù)據(jù)先暫存于fifox0，當(dāng)fifox0的容量不夠存儲一幀

5、數(shù)據(jù)時，fpga控制數(shù)據(jù)流切換到fifox1，同時刷新sgtm表(dma數(shù)據(jù)鏈指針表)，啟動pci總線的dma；先傳送數(shù)據(jù)塊信息和控制信息，然后傳送fifoa0數(shù)據(jù)，再傳送fifob0數(shù)據(jù)，傳送結(jié)束后dma等待下一次傳送。當(dāng)fifox1容量不夠存儲一幀數(shù)據(jù)時，fpga控制數(shù)據(jù)流切換到fifox0，同時控制規(guī)律刷新sgtm表，啟動pci總線的dma；先傳送數(shù)據(jù)塊信息和控制信息，然后傳送fifoa1數(shù)據(jù)，再傳送fifob1數(shù)據(jù)，如此反復(fù)采樣和傳送數(shù)據(jù)，從而實現(xiàn)延續(xù)數(shù)據(jù)采集。3.3 數(shù)據(jù)傳輸和存儲策略緩沖區(qū)的數(shù)據(jù)通過pci總線以dma方式傳送到硬盤管理卡(sscard)，該卡再將數(shù)據(jù)高速保存到硬盤陣

6、列上。該系統(tǒng)硬盤陣列由8個40g硬盤組成（可按照需要擴(kuò)展到16個硬盤）。pci接口的實現(xiàn)方式通常有兩種：通用fpga實現(xiàn)方式和專用芯片方式。為了簡化設(shè)計和提高系統(tǒng)的牢靠性，本系統(tǒng)采納專用芯片方式。因為系統(tǒng)采納速率高，數(shù)據(jù)傳輸量很大，系統(tǒng)選用pci9056芯片來實現(xiàn)pci接口。該芯片支持66mhz/32bitspci總線，傳輸速率高達(dá)256m，支持?jǐn)?shù)據(jù)鏈傳輸方式，便于實現(xiàn)大規(guī)模、多塊數(shù)據(jù)傳輸9。本系統(tǒng)采納pci9056的鏈?zhǔn)絺魉头绞綄崿F(xiàn)數(shù)據(jù)緩存到硬盤管理卡的dma傳送。為了發(fā)揮dma的優(yōu)勢在fpga上設(shè)置sgtm表。fpga的控制規(guī)律通過對該表的刷新實時啟動dma操作。4 fpga在系統(tǒng)中的應(yīng)用

7、fpga領(lǐng)域的迅速進(jìn)展使fpga片上資源大量豐盛，尤其使其高速性能和片上ram使其特殊適用于高速數(shù)據(jù)采集系統(tǒng)的設(shè)計。設(shè)計選用公司的flex10k30e，該器件含有8個eab（陣列），每個eab能夠提供4k位存儲位，每個eab都有雙口ram實現(xiàn)能力；提供30000規(guī)律門；支持pci總線，可提供66mhz的pci性能；門級延時僅為6.5ns。本系統(tǒng)中fpga設(shè)計主要包含時鐘網(wǎng)絡(luò)、雙端口ram、控制規(guī)律等。4.1 時鐘及相關(guān)網(wǎng)絡(luò)時鐘是高速時序電路設(shè)計的關(guān)鍵，本系統(tǒng)涉及20mhz和66 mhz高速時鐘，時鐘是系統(tǒng)設(shè)計的一個重要內(nèi)容。系統(tǒng)在普通規(guī)律控制和數(shù)據(jù)采集時采納20mhz時鐘，存儲電路工作在66m

8、hz時鐘下。為了提高時鐘同步性能、系統(tǒng)工作頻率和系統(tǒng)牢靠性，設(shè)計采納如下措施：1 輸入信號盡量通過鎖存器；2 保證每路始終負(fù)載相當(dāng)，以便減小時鐘漂移；3 通過異步雙端口存儲器解決異步時鐘匹配問題；4 大量用法有限狀態(tài)機(jī)，提高設(shè)計的牢靠性；5 大量采納流水線技術(shù)，提高系統(tǒng)工作主頻。4.2 雙端口ram因為fifo的容量有限，每塊數(shù)據(jù)包含的數(shù)據(jù)幀數(shù)有限，故必需在適當(dāng)?shù)臅r候舉行數(shù)據(jù)切換。切換帶來的塊控制數(shù)據(jù)和對應(yīng)每塊數(shù)據(jù)的采樣門計數(shù)器數(shù)據(jù)的數(shù)據(jù)量相對較小，設(shè)計通過設(shè)置了片上雙端口ram（control data ram），實現(xiàn)數(shù)據(jù)的緩沖。由于系統(tǒng)采樣速率高，數(shù)據(jù)傳輸量大，要求pci響應(yīng)迅速，故本設(shè)計

9、在fpga上構(gòu)造sgtm，pci控制器向來查詢sgtm，一旦發(fā)覺sgtm傳輸控制字被置起，隨即申請dma操作，提高了pci總線的dma響應(yīng)速度。fpga廠商提供的參數(shù)化模塊庫lpm（library of parameterized modules）中的雙端口ram模塊都是只能一端讀、一端寫的雙端口ram。設(shè)計采納lpm_ram_dp模塊再外加控制規(guī)律和仲裁規(guī)律的辦法實現(xiàn)了兩端都能舉行讀寫操作的雙端口ram。每次數(shù)據(jù)切換時fpga首先刷新sgtm，申請pci總線舉行dma操作，dma響應(yīng)后首先傳送雙端口ram的對應(yīng)半?yún)^(qū)的數(shù)據(jù)，然后傳輸對應(yīng)的fifo上的數(shù)據(jù)。4.3 控制規(guī)律控制規(guī)律實現(xiàn)對距離計數(shù)器、采樣點(diǎn)計數(shù)器、塊內(nèi)采樣點(diǎn)計數(shù)器、塊內(nèi)幀計數(shù)器等的控制；實現(xiàn)系統(tǒng)的設(shè)置和control data ram和sgtm的刷新；實現(xiàn)對fifo的讀操作、寫操作控制和其它控制。5 應(yīng)