多DSP系統(tǒng)互連方案分析

1、多dsp系統(tǒng)互連方案分析在通信系統(tǒng)中,特殊是在voip網(wǎng)關(guān)、3g無(wú)線(xiàn)基站等系統(tǒng)中,隨著輸入語(yǔ)音數(shù)據(jù)和分組數(shù)據(jù)量的急劇增強(qiáng),系統(tǒng)的處理能力也需極大地增強(qiáng)。這需要一種功能強(qiáng)大的實(shí)時(shí)分布式處理系統(tǒng),系統(tǒng)往往需要舉行十分復(fù)雜的數(shù)據(jù)處理。目前用法的單個(gè)已不能適應(yīng),迫切需要把多個(gè)dsp組成互連系統(tǒng),以增強(qiáng)整體數(shù)據(jù)處理能力。在圖像處理中,也需要用法多dsp系統(tǒng),舉行大規(guī)模的圖像信號(hào)處理。本文按照ti公司dsp對(duì)外的主機(jī)接口(hpi)、外部存儲(chǔ)器接口 (emif)、多通道緩沖串口(mcbsp),詳述了利用其組成多dsp系統(tǒng)時(shí)各種互連計(jì)劃的應(yīng)用背景和優(yōu)缺點(diǎn)。1 tms320c6x簡(jiǎn)介tms320c6x內(nèi)部主要包

2、括一個(gè)中心處理器單元cpu、一個(gè)程序內(nèi)存和一個(gè)數(shù)據(jù)內(nèi)存、dma、一個(gè)外部存儲(chǔ)器接口(emif)、一個(gè)主機(jī)接口(hpi)、兩個(gè)多通道緩沖串口(mcbsp)。tms320c6x的cpu內(nèi)部有8個(gè)處理單元,每個(gè)時(shí)鐘周期最多可處理8條命令。對(duì)c6203而言, 當(dāng)初鐘頻率為300mhz時(shí),處理能力可達(dá)2400。tms320c6x的接口靈便、處理能力強(qiáng)、運(yùn)算速度高,可以廣泛應(yīng)用于無(wú)線(xiàn)基站、dsl、圖像處理、醫(yī)療、雷達(dá)等實(shí)時(shí)多任務(wù)處理系統(tǒng)中。2 利用tms320c5x/c6x的主機(jī)接口(hpi)組成多dsp互連系統(tǒng)主機(jī)接口(hpi)是dsp的一個(gè)16/32bit寬的對(duì)外接口。外部主機(jī)可通過(guò)hpi 拜訪(fǎng)dsp

3、全部地址空間,復(fù)位時(shí)向dsp加載程序,對(duì)dsp舉行控制。外部主機(jī)是hpi的主管方,dsp是hpi的從方;主機(jī)可通過(guò)hpi拜訪(fǎng)dsp,但 dsp不能通過(guò)hpi向外部發(fā)起拜訪(fǎng)。在這類(lèi)系統(tǒng)中通常包括一個(gè)主處理器和無(wú)數(shù)從處理器。主處理器普通是通信控制處理器(如mpc8260),用來(lái)舉行系統(tǒng)輸入輸出數(shù)據(jù)的協(xié)議處理并管理囫圇系統(tǒng);從處理器普通是多個(gè)dsp(如ti的tms320c6x),用來(lái)舉行業(yè)務(wù)處理。主處理器通過(guò)hpi向dsp加載程序,對(duì)dsp舉行控制;可以通過(guò)hpi向dsp寫(xiě)入待處理的數(shù)據(jù)或通過(guò)hpi讀取dsp處理完的數(shù)據(jù),dsp之間的數(shù)據(jù)可以通過(guò)hpi由主處理器舉行中轉(zhuǎn)。1所示,主處理器可挺直銜接多

4、個(gè)dsp,hpi和主處理器之間的銜接需要增強(qiáng)一些外部規(guī)律。此計(jì)劃結(jié)構(gòu)容易,但主處理器負(fù)擔(dān)較重,和多個(gè)dsp通信效率較低,且主處理器和 dsp陣列需要在同一塊單板上。另一種計(jì)劃2所示,主處理器通過(guò)pci銜接到一個(gè)pci/hpi接口轉(zhuǎn)換控制芯片上,接口轉(zhuǎn)換芯片控制多個(gè)dsp并完成主處理器和dsp之間、dsp互相之間的數(shù)據(jù)交換。此時(shí)主處理器和dsp陣列可以不在同一塊單板上。在該系統(tǒng)中(若主處理器為mpc8260,需增強(qiáng)8260到pci總線(xiàn)的橋片),hpi/pci接口轉(zhuǎn)換控制芯片是囫圇系統(tǒng)設(shè)計(jì)的關(guān)鍵,可選ti公司的pci2040、plx公司的pci9054、tundra公司的tsi920等。tsi92

5、0是一個(gè)基于pci的多dsp端口數(shù)據(jù)傳輸管理芯片,是專(zhuān)為voip網(wǎng)關(guān)、無(wú)線(xiàn)基站等需要采納多dsp系統(tǒng)而設(shè)計(jì)的。它的一端是 pci接口,另外一端是四個(gè)hpi接口,每個(gè)hpi最多可無(wú)縫銜接8個(gè)dsp。因此在一個(gè)單板系統(tǒng)中最多可挺直管理32個(gè)dsp。dsp可以是ti公司的 tms320c5x/c6x,也可以是motorola公司的msc8101。tsi920的一個(gè)特點(diǎn)是其4個(gè)hpi端口可同時(shí)工作,使得主處理器和 dsp之間通信能力提高了將近四倍;另一個(gè)特點(diǎn)是它具有智能的數(shù)據(jù)傳輸管理能力,可在dsp和主處理器之間、各個(gè)dsp之間自動(dòng)傳輸數(shù)據(jù),數(shù)據(jù)的傳輸采納特定的包路由協(xié)議舉行尋址,有特定的傳輸數(shù)據(jù)包格

6、式,數(shù)據(jù)包頭部包含目的dsp的地址。數(shù)據(jù)的傳輸幾乎不需要主處理器參加,使得主處理器節(jié)約了管理數(shù)據(jù)傳輸所需的大量時(shí)光,可以舉行更為關(guān)鍵的協(xié)議或業(yè)務(wù)處理。用法tsi920構(gòu)成多dsp系統(tǒng)的一個(gè)應(yīng)用實(shí)例是voip網(wǎng)關(guān),系統(tǒng)的構(gòu)成3所示。dsp的串口通過(guò)一個(gè)tdm交換芯片(lucent t8105)銜接到t1/e1線(xiàn)上,各個(gè)dsp通過(guò)串口讀入語(yǔ)音數(shù)據(jù),舉行多通道語(yǔ)音編碼和回聲抵消,然后把處理完的分組數(shù)據(jù)放在內(nèi)部存儲(chǔ)區(qū);tsi920定期查詢(xún)此存儲(chǔ)區(qū),若發(fā)覺(jué)有分組數(shù)據(jù),則通過(guò)dsp的hpi端口取走分組數(shù)據(jù)并放入其內(nèi)部fifo,然后通過(guò)powerspan橋片把分組數(shù)據(jù)寫(xiě)入mpc8260的本地存儲(chǔ)區(qū);處理器(

7、mpc8260+mpc750)對(duì)這些分組數(shù)據(jù)舉行ip業(yè)務(wù)處理,并把處理完的ip數(shù)據(jù)通過(guò) mpc8260通信處理模塊(cpm)的以太網(wǎng)接口、atm接口或其它i/o接口送到外部網(wǎng)絡(luò)。其中dsp陣列和主處理器可放在同一塊單板上,也可放在通過(guò)pci銜接的兩塊單板上。目前有一些新型的dsp本身提供了一個(gè)對(duì)外的pci接口,如tms320c6205、c6415、c6416,這個(gè)pci接口和hpi接口復(fù)用。當(dāng)采納這些dsp構(gòu)成互連系統(tǒng)時(shí),可挺直通過(guò)pci總線(xiàn)把多個(gè)帶有pci接口的dsp和帶有pci接口的主處理器互連起來(lái),主處理器通過(guò)pci總線(xiàn)控制各個(gè)dsp,各個(gè)dsp之間、dsp和主處理器之間可通過(guò)pci總線(xiàn)

8、傳輸數(shù)據(jù)。3 利用tms320c5x/c6x的emif組成多dsp互連系統(tǒng)emif是dsp的外部存儲(chǔ)器接口,dsp通過(guò)emif接外部存儲(chǔ)器如sdram、sram、rom等。目前dsp的處理速度越來(lái)越高,tms320c6203的峰值處理能力可達(dá)2400mips,c641x的處理能力更是高達(dá) 48008800mips。然而在通過(guò)hpi銜接的多dsp系統(tǒng)中,因?yàn)閔pi為異步接口,數(shù)據(jù)傳輸速率有限,各個(gè)傳輸速率之和 50mbytes/s,數(shù)據(jù)傳輸有時(shí)會(huì)成為系統(tǒng)處理能力提高的瓶頸,使得cpu或系統(tǒng)輸入輸出模塊產(chǎn)生的大量數(shù)據(jù)流無(wú)法準(zhǔn)時(shí)送到多個(gè)dsp。在多dsp 分布式處理系統(tǒng)中,dsp互相之間需舉行大量的

9、數(shù)據(jù)傳輸,然而ti的dsp沒(méi)有高速的片間無(wú)縫傳輸機(jī)制,使得相關(guān)的任務(wù)因等待數(shù)據(jù)而被延遲,造成系統(tǒng)整體效率的降低。通過(guò)emif可實(shí)現(xiàn)多dsp全互連系統(tǒng)。目前較有用的有以下幾種計(jì)劃。分享存儲(chǔ)器計(jì)劃分享存儲(chǔ)器是最容易的互連計(jì)劃。異步sram作為全局存儲(chǔ)器由全部dsp、cpu分享,dsp拜訪(fǎng)sram的總線(xiàn)是emif。dsp片間通信是通過(guò)向分享sram中寫(xiě)入和讀取數(shù)據(jù)兩個(gè)過(guò)程完成。但emif拜訪(fǎng)sram的帶寬有限,這個(gè)帶寬還是多片dsp、主機(jī)分時(shí)分享。隨著互連dsp數(shù)量的增強(qiáng),每個(gè)dsp的平均傳輸帶寬就要降低,總線(xiàn)仲裁也將變得更為復(fù)雜。通過(guò)fifo挺直互連計(jì)劃在多個(gè)dsp組成的全互連計(jì)劃中,兩兩dsp之

10、間專(zhuān)用的bififo(雙向先進(jìn)先出存儲(chǔ)器)通過(guò)emif接口互連,dsp各自通過(guò)bififo 與主機(jī)或外設(shè)互連。此計(jì)劃的優(yōu)點(diǎn)是能夠?qū)崿F(xiàn)dsp互相之偶爾dsp與主機(jī)之間數(shù)據(jù)的高速傳輸,但缺點(diǎn)是dsp需查詢(xún)多個(gè)fifo的狀態(tài),同時(shí),每?jī)蓚€(gè) dsp固定的銜接有時(shí)是不需要的,用法bififo資源鋪張,系統(tǒng)的擴(kuò)展也比較困難。通過(guò)專(zhuān)用互連芯片(crossbar)實(shí)現(xiàn)多dsp互連計(jì)劃可以設(shè)計(jì)一個(gè)專(zhuān)用互連芯片(crossbar)來(lái)實(shí)現(xiàn)多個(gè)dsp、cpu、i/o器件之間的高速互連。圖4所示的互連計(jì)劃提供了一個(gè)根據(jù)包路由協(xié)議舉行尋址交換的機(jī)制。專(zhuān)用互連芯片(crossbar)提供多個(gè)異步讀寫(xiě)fifo接口,完成到外部

11、器件的銜接和數(shù)據(jù)包的路由轉(zhuǎn)發(fā)功能。dsp通過(guò) emif總線(xiàn)拜訪(fǎng)對(duì)應(yīng)端口的bififo,數(shù)據(jù)由crossbar傳輸?shù)街付╠sp,crossbar同時(shí)也給主機(jī)和外部i/o模塊一個(gè)通路。主機(jī)通過(guò) hpi拜訪(fǎng)和控制dsp,也可以通過(guò)crossbar拜訪(fǎng)dsp。bififo為兩個(gè)芯片之間數(shù)據(jù)的突發(fā)傳輸提供了一個(gè)雙向緩沖區(qū)。圖4中crossbar提供6個(gè)高速互連通道,每個(gè)通道的數(shù)據(jù)總線(xiàn)寬度為32bit/16bit/8bit;每個(gè)通道的數(shù)據(jù)吞吐帶寬可達(dá) 200mbytes/s,每個(gè)通道都提供與異步fifo的無(wú)縫接口;crossbar可以同時(shí)提供3對(duì)端口到端口的數(shù)據(jù)傳輸通道,也可以提供一個(gè)端口到多個(gè)端口的數(shù)據(jù)

12、分發(fā);任何具有fifo接口的cpu、dsp及高速并行i/o都可以通過(guò)crossbar及雙向fifo實(shí)現(xiàn)互連。在本計(jì)劃中需自定義互連路由協(xié)議,互連和路由模塊(crossbar&router)可以由實(shí)現(xiàn),每個(gè)端口上的bififo可以按照實(shí)際需要選用fpga內(nèi)部規(guī)律實(shí)現(xiàn)或用專(zhuān)用外部器件實(shí)現(xiàn)。多個(gè)crossbar舉行互連可實(shí)現(xiàn)大規(guī)模的dsp陣列。此計(jì)劃的優(yōu)點(diǎn)是能夠?qū)崿F(xiàn)多個(gè) dsp、cpu、外部并行i/o等器件之間的數(shù)據(jù)高速傳輸,且擴(kuò)展簡(jiǎn)單;缺點(diǎn)是fpga規(guī)律非常復(fù)雜,實(shí)現(xiàn)難度較大。下面是在3g wcdma基站中用法crossbar的一個(gè)例子。在這個(gè)例子中,把上下行鏈路碼片速率級(jí)處理和符號(hào)速率級(jí)

13、處理、編碼和譯碼處理放在一塊單板上。碼片速率級(jí)處理包括上行解擴(kuò)和下行擴(kuò)頻,由fpga/asic實(shí)現(xiàn);符號(hào)速率級(jí)處理包括上行鏈路信道估值、信道譯碼協(xié)議、下行鏈路信道編碼協(xié)議等,由dsp實(shí)現(xiàn)。系統(tǒng)構(gòu)成5所示。對(duì)下行鏈路來(lái)說(shuō),從網(wǎng)絡(luò)過(guò)來(lái)的數(shù)據(jù)通過(guò)utopia接口進(jìn)入crossbar,然后由crossbar中轉(zhuǎn)到編碼dsp, 在dsp內(nèi)完成信道編碼協(xié)議處理,接著通過(guò)crossbar把編碼后的數(shù)據(jù)送入fpga/asic完成擴(kuò)頻,最后輸出信號(hào)經(jīng)過(guò)上變頻并通過(guò)天線(xiàn)發(fā)送出去。對(duì)上行鏈路來(lái)說(shuō),經(jīng)過(guò)接收和下變頻后的數(shù)據(jù)首先被送入fpga/asic舉行碼片速率級(jí)處理,如匹配濾波、解擴(kuò)/解擾等,同時(shí)一片dsp輔助舉行

14、多徑搜尋和信道估值。在此過(guò)程中這片dsp需要和fpga/asic通過(guò)crossbar舉行數(shù)據(jù)的互相傳遞,經(jīng)過(guò)信道估值和解擴(kuò)處理的數(shù)據(jù)再通過(guò) crossbar送入另外一片dsp舉行信道譯碼協(xié)議處理,處理結(jié)果通過(guò)crossbar送入utopia接口,接著送到基站控制器(rnc)舉行處理。4 利用tms320c5x/c6x的mcbsp組成多dsp互連系統(tǒng)mcbsp稱(chēng)為多通道緩沖串口,它有一個(gè)發(fā)送端口和一個(gè)接收端口。多個(gè)dsp可通過(guò)mcbsp銜接到一個(gè)串行時(shí)隙交換芯片,采納時(shí)隙交換的方式舉行數(shù)據(jù)交換。數(shù)據(jù)的收發(fā)以幀為單位舉行。每個(gè)發(fā)送幀分成n個(gè)發(fā)送時(shí)隙,不同的發(fā)送時(shí)隙對(duì)應(yīng)不同的接收dsp,例如sp0的發(fā)送端口在時(shí)隙1給 dsp1發(fā)送數(shù)據(jù),在時(shí)隙2給dsp2發(fā)送數(shù)據(jù),在時(shí)隙n給dspn發(fā)送數(shù)據(jù);每個(gè)接收幀分成n個(gè)接收時(shí)隙,不同的接收時(shí)隙對(duì)應(yīng)不同的發(fā)送dsp。例如sp1的接收端口在時(shí)隙0接收來(lái)自dsp0的數(shù)據(jù),在時(shí)隙2接收來(lái)自dsp2的數(shù)據(jù),在時(shí)隙n接收來(lái)自dspn的數(shù)據(jù)。這種計(jì)劃的優(yōu)點(diǎn)是接口容易, 可以實(shí)現(xiàn)多個(gè)dsp的全互連,缺點(diǎn)是數(shù)據(jù)以串行方式傳輸,速率較低。不同的應(yīng)用需要的處理能力不同,對(duì)各個(gè)dsp之間、dsp與主處理器之間的數(shù)據(jù)流量和時(shí)延要求也不同,因此需要的dsp數(shù)目、互連方式也各異。利用dsp三個(gè)不同接口的互連方式,hpi有利于外部主處理器對(duì)各個(gè)dsp舉行控制,適合于主處理器和