基于FPGA的數(shù)字時(shí)鐘的設(shè)計(jì)

1、基于FPGA的數(shù)字時(shí)鐘的設(shè)計(jì)課題:基于FPGA勺數(shù)字時(shí)鐘的設(shè)計(jì)學(xué)院：電氣信息工程學(xué)院專業(yè)：測量控制與儀器班級：姓名：學(xué)號:合作者姓名：2010年12月12日綜述近年來隨著數(shù)字技術(shù)的迅速發(fā)展，各種中、大規(guī)模集成電路在數(shù)字系統(tǒng)、控制系統(tǒng)、信號處理等方面都得到了廣泛的應(yīng)用。這就迫切要求理工科大學(xué)生熟悉與掌握常用中、大規(guī)模集成電路功能及其在實(shí)際中的應(yīng)用方法，除通過實(shí)驗(yàn)教學(xué)培養(yǎng)數(shù)字電路的基本實(shí)驗(yàn)方法、分析問題與故障檢查方法以及雙蹤示波器等常用儀器使用方法等基本電路的基本實(shí)驗(yàn)技能外，還必須培養(yǎng)大學(xué)生工程設(shè)計(jì)與組織實(shí)驗(yàn)?zāi)芰?。本次課程設(shè)計(jì)的目的在于培養(yǎng)學(xué)生對基本電路的應(yīng)用與掌握，使學(xué)生在實(shí)驗(yàn)原理的指導(dǎo)下，初步

2、具備基本電路的分析與設(shè)計(jì)能力，并掌握其應(yīng)用方法；自行擬定實(shí)驗(yàn)步驟，檢查與排除故障、分析與處理實(shí)驗(yàn)結(jié)果及撰寫實(shí)驗(yàn)報(bào)告的能力。綜合實(shí)驗(yàn)的設(shè)計(jì)目的就是培養(yǎng)學(xué)生初步掌握小型數(shù)字系統(tǒng)的設(shè)計(jì)能力，包括選擇設(shè)計(jì)方案，進(jìn)行電路設(shè)計(jì)、安裝、調(diào)試等環(huán)節(jié),運(yùn)用所學(xué)知識進(jìn)行工程設(shè)計(jì)、提高實(shí)驗(yàn)技能的實(shí)踐。數(shù)字電子鐘就是一種計(jì)時(shí)裝置，它具有時(shí)、分、秒計(jì)時(shí)功能與顯示時(shí)間功能；具有整點(diǎn)報(bào)時(shí)功能。本次設(shè)計(jì)我查閱了大量的文獻(xiàn)資料，學(xué)到了很多關(guān)于數(shù)字電路方面的知識，并且更加鞏固與掌握了課堂上所學(xué)的課本知識，使自己對數(shù)字電子技術(shù)有了更進(jìn)一步的認(rèn)識與了解。1、課題要求1'1課程設(shè)計(jì)的性質(zhì)與任務(wù)本課程就是電子與信息類專業(yè)的專業(yè)的

3、專業(yè)基礎(chǔ)必修課一一“數(shù)字電路”的配套實(shí)驗(yàn)課程。目的在于培養(yǎng)學(xué)生的理論聯(lián)系實(shí)際，分析與解決問題的能力。通過本課程設(shè)計(jì)，使學(xué)生在理論設(shè)計(jì)、計(jì)算機(jī)仿真、指標(biāo)調(diào)測、故障排除等方面得到進(jìn)一步的訓(xùn)練，加強(qiáng)學(xué)生的實(shí)踐能力。學(xué)生通過設(shè)計(jì)、仿真、調(diào)試、撰寫設(shè)計(jì)報(bào)告等過程，培養(yǎng)學(xué)生的動(dòng)手能力與嚴(yán)謹(jǐn)?shù)墓ぷ髯黠L(fēng)。1、2課程設(shè)計(jì)的基本技術(shù)要求1）根據(jù)課題要求，復(fù)習(xí)鞏固數(shù)字電路有關(guān)專業(yè)基礎(chǔ)知識；2）掌握數(shù)字電路的設(shè)計(jì)方法，特別就是熟悉模塊化的設(shè)計(jì)思想；3）掌握QUARTUS-軟件的使用方法；4）熟練掌握EDA工具的使用，特別就是原理圖輸入，波形仿真，能對仿真波形進(jìn)行分析；5）具備EDA技術(shù)基礎(chǔ),能夠熟練使用VHDL語言進(jìn)

4、行編程，掌握層次化設(shè)計(jì)方法；6）掌握多功能數(shù)字鐘的工作原理，學(xué)會(huì)不同進(jìn)制計(jì)數(shù)器及時(shí)鐘控制電路的設(shè)計(jì)方法；7）能根據(jù)設(shè)計(jì)要求對設(shè)計(jì)電路進(jìn)行仿真與測試；8）掌握將所設(shè)計(jì)軟件下載到FPGA芯片的下載步驟等等。9）將硬件與軟件連接起來，調(diào)試電路的功能。1、3課程設(shè)計(jì)的功能要求基本功能：能進(jìn)行正常的時(shí)、分、秒計(jì)時(shí)功能，分別由6個(gè)數(shù)碼管顯示24小時(shí),60分鐘,60秒鐘的計(jì)數(shù)器顯示。附加功能：1）能利用硬件部分按鍵實(shí)現(xiàn)“校時(shí)”“校分”“清零”功能；2） 能利用蜂鳴器做整點(diǎn)報(bào)時(shí)：當(dāng)計(jì)時(shí)到達(dá)59節(jié)9時(shí)開始報(bào)時(shí)，鳴叫時(shí)間1秒鐘；3） 定時(shí)鬧鈴：本設(shè)計(jì)中設(shè)置的就是在七點(diǎn)時(shí)進(jìn)行鬧鐘功能，鳴叫過程中，能夠進(jìn)行中斷鬧鈴工

5、作。本人工作：負(fù)責(zé)軟件的編程與波形的仿真分析。2、方案設(shè)計(jì)與分析1 '1設(shè)計(jì)方案1、時(shí)鐘功能，具有顯示時(shí)、分、秒的功能；2、具有整點(diǎn)報(bào)時(shí)功能，在整點(diǎn)時(shí)使用蜂鳴器進(jìn)行報(bào)時(shí)，具有鬧鐘功能，鳴叫過程中，具有中斷鬧鈴功能。1、2設(shè)計(jì)要點(diǎn)數(shù)字鐘一般就是由振蕩器、分頻器、計(jì)數(shù)器、譯碼器、顯示器等幾部分組成。這些都就是數(shù)字電路中應(yīng)用最廣泛的基本電路，本設(shè)計(jì)分模塊設(shè)計(jì)實(shí)現(xiàn)各部分功能，采用軟件編程控制FPGA芯片內(nèi)部產(chǎn)生振動(dòng)周期為1s的脈沖。并將信號送入計(jì)數(shù)器進(jìn)行計(jì)算，并把累加的結(jié)果以“時(shí)”、“分”、“秒”的數(shù)字顯示出來?！懊搿钡娘@示由兩級計(jì)數(shù)器與譯碼器組成的六十進(jìn)制計(jì)數(shù)電路實(shí)現(xiàn)分”的顯示電路“秒”相同

6、，“時(shí)”的顯示由兩級計(jì)數(shù)器與譯碼器組成的二十四進(jìn)制電路來實(shí)現(xiàn)。所有計(jì)時(shí)結(jié)果由六位數(shù)碼管顯示。1、3工作原理數(shù)字電子鐘由振蕩器、分頻器計(jì)數(shù)器、譯碼顯示、報(bào)時(shí)等電路組成。振蕩器產(chǎn)生穩(wěn)定的高頻脈沖信號，作為數(shù)字鐘的時(shí)間基準(zhǔn)，然后經(jīng)過分頻器輸出標(biāo)準(zhǔn)秒脈沖。秒計(jì)數(shù)器滿60后向分計(jì)數(shù)器進(jìn)位，分計(jì)數(shù)器滿60后向小時(shí)計(jì)數(shù)器進(jìn)位，小時(shí)計(jì)數(shù)器按照“24翻1”規(guī)律計(jì)數(shù)。計(jì)滿后各計(jì)數(shù)器清零，重新計(jì)數(shù)。計(jì)數(shù)器的輸出分別經(jīng)譯碼器送數(shù)碼管顯示，計(jì)時(shí)出現(xiàn)誤差時(shí)，可以用校時(shí)電路“校時(shí)”“校分”“清零”。秒脈沖可以通過分頻電路得到。通過報(bào)時(shí)設(shè)計(jì)模塊可以實(shí)現(xiàn)整點(diǎn)報(bào)時(shí)及定時(shí)鬧鈴，譯碼顯示由七段譯碼器完成，顯示由數(shù)碼管構(gòu)成，采用的就是

7、動(dòng)態(tài)顯示方式。數(shù)碼管動(dòng)態(tài)顯示：動(dòng)態(tài)掃描電路將計(jì)數(shù)器輸出的8421BG碼轉(zhuǎn)換為數(shù)碼管需要的邏輯狀態(tài)，并且輸出數(shù)碼管的片選信號與為選信號。所謂動(dòng)態(tài)掃描顯示方式就是在顯示某一位LED顯示塊的數(shù)據(jù)的時(shí)候，讓其它位不顯示，然后再顯示下一位的數(shù)據(jù)。只要保證每一位顯示的時(shí)間間隔不要太大，利用人眼的視覺暫留的現(xiàn)象，就可以造成各位數(shù)據(jù)同時(shí)顯示的假象。一般每一位的顯示時(shí)間為110ms。3、單元電路的設(shè)計(jì)，仿真與分析分頻模塊(fenpin)1)程序：libraryieee;useieee-stdJogic_1164all;entityfenpinisport(clk6:instdjogic;q1000,q5,q1:

8、outstdjogic);endfenpin;architectureccc_arcoffenpinissignalx:std_logic;beginprocess(clk6)variablecnt:integerrange0to24999;beginifclk6'eventandclk6=1'thenifcnt<24999thencnt:=cnt+1;elsecnt:=0;x<=notx;endif;endif;endprocess;q1000<=x;process(x)variablecnt2:integerrange0to999;variabley:st

9、d_logic;beginifx'eventandx=Tthenifcnt2<999thencnt2:=cnt2+1;q1v='0；elsecnt2:=0;q1v=T;endif;endif;ifx*eventandx='1*theny:=noty;endif;q5<=y;endprocess;endccc_arc;2)仿真波形：blsun»ValueAtILL5nsJpsHD.«HEZD-9Tms31.4&ms4.L.9-1msLLIS3131E1aE0F0rLrLrLRnLrLrLrLrLrWuLrLrurwLTLrLrLrL

10、nAQXOfnwuniuioinimouuumnmiomjuumninjuuuuuinmmjuinr3)仿真結(jié)果分析：產(chǎn)生用于計(jì)時(shí)，掃描輸入，掃描顯示，以及蜂鳴器所需的各個(gè)頻率的信號。秒模塊(second)1)程序：libraryieee;useieee、std_logic_1164all;useieee、stdjogic_unsigned、all;entitysecondisport(clk1,en1:instdjogic;qa:outstd_logic_vector(3downto0);col:outstdjogic;qb:outstd_logic_vector(3downto0);end

11、second;architectureccofsecondissignalcout2,cout1:std_logic_vector(3downto0);signalmm:stdjogic;beginprocess(clk1,en1)beginifen1=11,thencout2<=H0000"cout1<=,'0000H;elsif(clk1'eventandclk1=T)thenif(cout2=1andcout1=8)thencout2<=cout2;cout1<=cout1+1;mmv=T;elsif(cout2=1andcout1=9)

12、thencout2<=,0000',;cout1<=',0000,;mm<=,0,;elseif(cout1=9)thencout2<=cout2+1;cout1<=',0000',;mm<=0'elsecout2<=cout2;cout1<=cout1+1;mmv='O'endif;endif;endif;endprocess;co1<=mm;qa<=cout2;qb<=cout1;endcc;2)仿真波形：11.975na q Poinler;0 ps lrtlerAd

13、;P11 90ni $tnl;EndhtetEi TiircBsrclklcol enlJ psif9T5 iu10. 24<s2D.4S us<0. 9& us4*i 門Ai 4* 2導(dǎo)門 eqbUqbl心£1血7BnBOEOUQBO1 DBO)BOVOBOB QiDOD0<njuwwnumwwxmummummovunrwumnwnrArLnnnnjiALrvLBLALTLrinr.ArjAnrum1 -is iLI86. 98 nsTT.22 us87. 46 uxuwLrLmnjuLnmnRflwmwnnrmimrLirLammrmjuuw用此模塊可以

14、作為秒部分設(shè)計(jì)，通過觀察可知，仿真波形就是正確可行的。TnLTHLnuTunjTLinjTLirLnjTLrcnurLrLnjnLnLnuiijrururiiiniLn-kkknuirThTTHlhH3）仿真結(jié)果分析：該模塊實(shí)際就是一個(gè)六十進(jìn)制計(jì)數(shù)器，而六十秒為一分鐘，故分模塊(minute)1)程序：libraryieee;useieee、std_logic_1164all;useieee、std_logic_unsigned、all;entityminuteisport(clk2,en2:instdjogic;qc:outstd_logic_vector(3downto0);qd:outs

15、td_logic_vector(3downto0);endminute;architecturebbofminuteissignalcout2,cout1:stdjogic_vector(3downto0);signalcc:std_logic;beginprocess(clk2,en2)beginifen2='1'thenif(clk2'eventandclk2='r)thenif(cout2=1andcout1=8)thencout2<=cout2;cout1<=cout1+1;cc<=1'elsif(cout2=1andcout1

16、=9)thencout2<=',0000,;cout1<=,0000',;cc<=0'elseif(cout1=9)thencout2<=cout2+1;cout1<=',00001,;cc<=0,;elsecout2<=cout2;cout1<=cout1+1;cc<=,0,;endif;endif;endif;endif;endprocess;co2<=cc;qc<=cout2;qd<=cout1;endbb2)仿真波形：IT 8511.975ra ± 1刊訊倉IJ IC qc

17、O qcL qc qc3id adfOl qd 口 qd222.38 u$ laaval 2237 Stdt EL « usID58. M ns63.33 usIL號竺njwinnjuwLnonnwuwwuwwimjmmmmmwurLanruTarLnLrLrLruLrmnrmnrLruLTLrum_rA_nrT-L_rAn，!1Tln_rn1II1!h|I：IL3)仿真結(jié)果分析：此模塊實(shí)際也就是一個(gè)六十進(jìn)制的計(jì)數(shù)器模塊，六十分鐘即為個(gè)小時(shí)，用此模塊就成功解決了分設(shè)計(jì)模塊這個(gè)難題。從仿真波形可知，該設(shè)計(jì)時(shí)正確的。時(shí)模塊(hour)1)程序：libraryieee;useieee、st

18、d_logic_1164all;useieee、std_logic_unsigned、all;entityhourisport(clk3,en3:instdjogic;qe:outstd_logic_vector(3downto0);qf:outstd_logic_vector(3downto0);endhour;architectureaaofhourissignalcout2,cout1:std_logic_vector(3downto0);beginprocess(clk3,en3)beginifen3='1,thenif(clk3'eventandclk3=,1,)th

19、enif(cout2=4andcout1=0)thencout2<="0000',;cout1<=,'0000,;elseif(coutl=9)thencout2<=cout2+1;cout1<="0000"elsecout2<=cout2;cout1<=cout1+1;endif;endif;endif;endif;endprocess;qe<=cout2;qf<=cout1;endaa;2)仿真波形：15 HT20. 4B uzJk3en3 1*q* oi+門vSq回d q 土if nLP(3).

20、3 jie5 12u 霍10 甲 usTalu 就1L.9B n: 11 975 Txs30 A«TLQnrLnnnrAnr_nnArLr_nrLrAnrLru3 1 VO .o¥i130曾氣 g ,16 ) g32G 平 gB e4g)11. 90 HEEl qeOqf一LLjmLLLTL-LLlLLl 一? LrLrLrLrLrLrLrLrv3）仿真結(jié)果分析：這就是一個(gè)24計(jì)數(shù)器，用來表示24小時(shí),通過波形可知，程序設(shè)計(jì)正確，正常計(jì)時(shí)就是每次清零后從oo：oo：oo開始計(jì)時(shí)的，若要從預(yù)置時(shí)間開始，可以通過“校時(shí)'“校分” “清零”三個(gè)按鍵調(diào)整時(shí)間。數(shù)碼顯示驅(qū)動(dòng)模

21、塊1)程序：libraryieee;useieee、std_logic_1164all;useieee、std_logic_unsigned、all;entityhhhisport(n1,n2,n3,n4,n5,n6:instdogic_vector(3downto0);a:instd_logic_vector(2downto0);qqq:outstd_logic_vector(3downto0);endhhh;architectureddofhhhisbeginwithaselectqqqv=n1when“000”，n2when“001”，n3when“010”，n4when“011”，n5

22、when“100”，n6when“101”，“0000"whenothers;enddd;2）仿真波形：az=住fnMnsrrfllyf3)仿真結(jié)果分析：其實(shí)這就是一個(gè)選擇器，從波形圖可以很容易瞧出來。它就是用來選擇需要顯示的數(shù)字，比如秒的十位，就會(huì)選擇m到譯碼顯示器顯示出來具備驅(qū)動(dòng)數(shù)碼管的作用！(6)片選模塊(sell)1)程序：useieee、std_logic_1164all;useieee、std_logic_unsigned、all;entitygggisport(m:instd_logic_vector(2downto0);b:outstd_logic_vector(5d

23、ownto0);endggg;architectureeeofgggisbeginwithmselectb<="100000"when,'000H,”010000“when“001”，”001000“when“010”，”000100“when“011”，”000010“when”100”,“000001”when“101”,”000000"whenothers;endee;Endin1】Fnon2oDii Kiououi當(dāng)設(shè)置鬧鈴時(shí)將數(shù)據(jù)2)仿真波形：11975r*Foirtsr:99.45utkeLI.975ns士n3ooomo)mtXOicXd

24、liXXlot<bwouXoi囚°oowJoo(jcd);(jjoioo3)仿真結(jié)果分析：設(shè)置時(shí)間時(shí)將所需的數(shù)據(jù)傳給顯示模塊，傳給鬧鐘與顯示模塊(7)譯碼顯示模塊(display)1)程序：libraryieee;useieee、std_logic_1164all;useieee、std_logic_unsigned、all;entitydecoderisport(x:instd_logic_vector(3downto0);y:outstd_logic_vector(6downto0);enddecoder;architectureoneofdecoderisbeginwit

25、hxselectyv=M1111110"when"0000”,”0110000“when"0001”,"1101101nwhen”0010”，"111100Vwhen”0011”，"0110011"when"0100”，"1011011nwhen”0101”，“1011111"whenH0110","1110000"when"0111”，”1111111“when“1000”，“1111011“when“1001”，“0000000"whenot

26、hers;endone;2)仿真波形：Valuezl, 15 砧1J.Z4usfcZD.4B USJU TZ usAO.tb tiE1 常 二 7vlbl 7 Zl41 / 712 7(1 7l0舊 X10113 ( Lmol116X1110 UliBuulju【UULUuoixIMIUJYumxnwij口山Y(jié)nriiii二uu】山同同：“：11山攵頁Bmin)UMJ中乂?而西11：1叩117昭1001燈uygiiKi電】LJ】mi項(xiàng)阿住1耳¥門門11電】3)仿真結(jié)果分析：此模塊就是用來顯示時(shí)間的米用動(dòng)態(tài)顯示方式。(8)報(bào)時(shí)模塊(alart)1)程序:libraryieee;usei

27、eee-std_logic_1164all;entitysstisport(h1,hO,m1,mO,s1,sO:instd_logic_vector(3downto0);clk4:instdjogic;q500:outstdjogic);endsst;architecturesssofsstisbeginprocess(clk4,m1,m0,s15s0)beginif(clk4'eventandclk4=(1,)thenif(h1="0000Handh0="01Hnandm1=H0000nandm0="0000n)or(m1="0101nandm

28、OWOI"ands1=n0101nands0=n1001n)thenq500<=,1,;elseq500<=0'endif;endif;endprocess;endsss;2)仿真波形：3p=20,-48he40.36wiBl.>14.ue91Ho£hNaiTiE：196n?11.975nsu訕BO一-*,-ss*haUOorT審1!：；'：1jQhlVO:03->iiisi：Qi±|milirornXflX0fnV5.X0mluO0N7i*x0KS=0VOroXK0J0siIf0iYc0Jq5D0E0I?11-sE3End

29、：3）仿真結(jié)果分析:通過觀察波形可知，當(dāng)時(shí)鐘時(shí)間與整點(diǎn)或鬧鈴預(yù)設(shè)時(shí)間相同時(shí)Pointer;2.12ushhrvmtMasterTimeBar;11975rs給出一個(gè)脈沖信號，使蜂鳴器鳴叫，實(shí)現(xiàn)整點(diǎn)報(bào)時(shí)與定時(shí)鬧鈴功能。(9)六進(jìn)制計(jì)數(shù)器模塊(cnt6)1)程序：libraryieee;useieee、std_logic_1164all;useieee、std_logic_unsigned、all;entitycnt6isport(clk5:instdjogic;n:outstd_logic_vector(2downto0);endcnt6;architecturebehavofcnt6issig

30、nalq1:std_logic_vector(2downto0);beginprocess(clk5)beginifclk5'eventandclk5='1'thenifq1<5thenq1<=q1+1;elseq1<=(others=>'0,)；endif;endif;end process;n<=q1；end behav;2）仿真波形:11S75.n3 1Ryg；ESO5u:Ptcr/al：09104 us Sioit：Erd:Mwtei line Ex九晨1L.SB ns）is20.40us40.tGusCl44us61.92

31、us*IIL97sg_jrLrLrLnj"LrLnj"LrLrm_n_n_rL-LTLrurLnECEXZXZXDCEXDZLXZXOZXORZDCZXZXDCIZm工3）仿真結(jié)果分析：很明顯可以瞧出這就是一個(gè)簡單的六進(jìn)制計(jì)數(shù)器。它與3-6譯碼器配合作用產(chǎn)生片選信號。（10）兩輸入與模塊1）程libraryieee;useieee、std_logic_1164、all;entityandaisport（a1,b1:instdjogic;y:outstdoendanda;architectureanofandaisbegy<=a1andb1;endan;3）仿真結(jié)果分析

32、：經(jīng)觀察波形，程序正確。該與門的兩個(gè)輸入端分別為秒模塊與分模塊的進(jìn)位輸出信號，當(dāng)它們均為高電平時(shí)，時(shí)模塊使能端即為高電平，時(shí)模塊工作。（11）兩輸入或模塊（or2a）1）程序：libraryieee;useieee、std_logic_1164all;entityor_1isport（a1,b1:instdjogic;y:outstdjogic）;endor_1;architectureooofor_1isbeginy<=a1orb1;endoo;2）仿真波形：模塊，或門兩輸入分別就是秒模塊的進(jìn)位輸出信號與外部校分信號，任一一個(gè)信號為高電平，分模塊使能端就為高電平，分模塊工作。另一處就是

33、在時(shí)模塊的使能端,它受分模塊進(jìn)位輸出與外部校時(shí)信號輸入的控制，只要其一位高電平，時(shí)模塊都將工作。4、頂層電路設(shè)計(jì)及仿真結(jié)果與分析1）程序：libraryieee;useieeestdJogic_1164all;entitydigital_clockisport(clk,sa,sb,sc:instdjogic;q1:outstdjogic;r:outstdjogic_vector(5downto0);qO:outstd_logic_vector(6downto0);enddigital_clock;architecturemainofdigital_clockiscomponentandapor

34、t(a1,b1:instdjogic;y:outstdjogic);endcomponent;componentor_1port(a15b1:instdjogic;y:outstdjogic);endcomponent;componentfenpinport(clk6:instdjogic;q1000,q1,q5:outstdjogic);endcomponent;componenthourport(clk3,en3:instdjogic;qe:outstd_logic_vector(3downto0);qf:outstd_logic_vector(3downto0);endcomponent

35、;componentminuteport(clk2,en2:instdjogic;qc:outstdjogic_vector(3downto0);qd:outstd_logic_vector(3downto0);endcomponent;componentsecondport(clk1,en1:instdjogic;qa:outstd_logic_vector(3downto0);col:outstdjogic;qb:outstd_logic_vector(3downto0);endcomponent;componentsstisport(h1,h0,m1,m0,s1,s0:instdjogi

36、c_vector(3downto0);clk4:instdjogic;q500:outstdjogic);endcomponent;componenthhhport(n1,n2,n3,n4,n5,n6:instd_logic_vector(3downto0);a:instd_logic_vector(2downto0);qqq:outstd_logic_vector(3downto0);endcomponent;componentgggport(m:instd_logic_vector(2downto0);b:outstd_logic_vector(5downto0);endcomponent

37、;componentcnt6isport(clk5:instdjogic;n:outstd_logic_vector(2downto0);endcomponent;componentdecoderport(x:instd_logic_vector(3downto0);y:outstd_logic_vector(6downto0);endcomponent;signala,b,c,h,i,j,z:stdjogic;signalk,l,e,f,u,v,t:stdjogic_vector(3downto0);signals:std_ogic_vector(2downto0);beginu1:fenp

38、inportmap(clk6=>clk,q1=>h,q1000=>z);u2:secondportmap(clk1=>h,en1=>sc,qa=>k,qb=>l,coC>1)；u0:or_1portmap(a1=>i,b1=>sb,y=>a);u3:minuteportmap(clk2=>h,en2=>a,qc=>e,qd=>f,co2=>j);u30:andaportmap(a1=>i,b1=>j,y=>b);u31:or_1portmap(a1=>b,b1=>sa,

39、y=>c);u4:hourportmap(clk3=>h,en3=>c,qe=>u,qf=>v);u5:sstportmap(h1=>u,h0=>v,m1=>e,m0=>f,s1=>k,s0=>l,clk4=>h,q500=>q1);u6:hhhportmap(n1=>k,n2=>l,n3=>e,n4=>f,n5=>u,n6=>v,qqq=>t,a=>s);u7:gggportmap(b=>r,m=>s);u8:cnt6portmap(n=>s,clk

40、5=>z);u9:decoderportmap(x=>t,y=>qO);endarchitecturemain;2)仿真波形：:p=5.£4>=alM4R411V匚aHIS&EII15ns1U2a匚10.45nsA.75AS20.97h£ns31-qfi3B.Tns419447.rtsB1H75TETSTFTFBOi1IMlE1Bl.i11B1“T“”miBI;i11-ii4CC5E1廠T?。築，器ii111ii岡1BL«COZHolBO_n_nnn_nnnnrllBic;ni-1rniF-1nin1SE0廠，nn'Iinn

41、rBD.；r4B0CTlnirrTniniiinrnnir11rninr(SBI11crnn-；cr:I7sc.BDBDB3）仿真結(jié)果分析：本次試驗(yàn)給出的頻率就是50MHz用QUARTUS.軟件把數(shù)字鐘的全部工作過程記錄下來不容易，故這幅圖只就是其工作的一小部分。將程序下載到FPGA芯片中，并與硬件部分對應(yīng)連接好，可以驗(yàn)證到我們所預(yù)期的所有功能，故可知該頂層文件就是正確的，每一個(gè)模塊的功能也都就是正確的，模塊之間的連接也都就是正確的。在軟件調(diào)試仿真過程中，我們以參考資料上的程序?yàn)槟０?，依?jù)個(gè)人的需要添加修改各個(gè)功能模塊，盡管有模板作為參考，仿真過程中還就是出了很多的問題，例如在做數(shù)碼管動(dòng)態(tài)顯示

42、中，我們采用了NPN型9013晶體三極管作為數(shù)碼管的接地驅(qū)動(dòng)，這里的片選信號應(yīng)該就是高電平有效，我們原程序就是低電平，經(jīng)過多次的與其她組的學(xué)習(xí)交流中，找到了這個(gè)錯(cuò)誤。解決分頻問題中，我們也在分頻模塊中做了修改，得到我們所需要的頻率。5、硬件電路設(shè)計(jì)與安裝電路(1)按照電路功能設(shè)計(jì)好硬件部分安裝圖(電路安裝圖詳見末頁圖b);(2)焊接前應(yīng)先排好線，再焊接電路，注意不能飛線，可正反穿線焊接;(3)焊接過程中注意各引腳的功能，不能接錯(cuò)；(4)焊接完后需要仔細(xì)檢查后方能通電，電源電壓為5V。所需元器件清單元器件規(guī)格數(shù)量元器件規(guī)格數(shù)量電阻1KQ11開關(guān)單刀雙置4電阻200Q18杜邦線若干三極管90136插針50數(shù)碼管共陰6導(dǎo)線若干萬能板1蜂鳴器16、硬件電路安裝與調(diào)試1)借助杜邦線將芯片與所焊接硬件電