基于DSP的數(shù)據(jù)采集系統(tǒng)的設(shè)計

1、僅供個人參考第一章緒論1.1 課題研究的背景在高度發(fā)展的當今社會中，科學技術(shù)的突飛猛進和生產(chǎn)過程的高度自動化已成為人所共知的必然趨勢，而它們的共同要求是必須建立在有著不斷發(fā)展與提高的信息工業(yè)基礎(chǔ)上。人們只有從外界獲取大量準確、可靠的信息經(jīng)過一系列的科學分析、處理、加工與判斷，進而認識和掌握自然界與科學技術(shù)中的各種現(xiàn)象與其相關(guān)的變化規(guī)律，并通過相應(yīng)的系統(tǒng)和方法實現(xiàn)科學實驗研究與生產(chǎn)過程的高度自動化。換言之，生產(chǎn)過程的自動化面臨的第一個問題就是必須根據(jù)從各種傳感器得到的數(shù)據(jù)來檢測、監(jiān)視現(xiàn)場，以保證現(xiàn)場設(shè)備的正常工作。所以對現(xiàn)場進行數(shù)據(jù)采集是重要的前期基礎(chǔ)工作，然后再對現(xiàn)場數(shù)據(jù)進行傳輸和相應(yīng)的處理工

2、作，以滿足不同的需要。數(shù)據(jù)采集系統(tǒng)是一種應(yīng)用極為廣泛的模擬量測量設(shè)備，具基本任務(wù)是把信號送入計算機或相應(yīng)的信號處理系統(tǒng)，根據(jù)不同的需要進行相應(yīng)的計算和處理。它將模擬量采集、轉(zhuǎn)換成數(shù)字量后，再經(jīng)過計算機處理得出所需的數(shù)據(jù)。同時，還可以用計算機將得到的數(shù)據(jù)進行儲存、顯示和打印，以實現(xiàn)對某些物理量的監(jiān)視，其中一部分數(shù)據(jù)還將被用作生產(chǎn)過程中的反饋控制量。數(shù)據(jù)處理在整個科研工作中是個重要的必不可少的環(huán)節(jié)，數(shù)據(jù)處理系統(tǒng)工作的質(zhì)量和速度如何，對整個科研工作的影響也是很大的。因此研究一種質(zhì)量性能高的通用數(shù)據(jù)采集平臺具有很大的意義。Forpersonaluseonlyinstudyandresearch;not

3、forcommercialuse從廣泛的意義上來講，數(shù)據(jù)采集與處理的主要包括以下幾個方面：數(shù)據(jù)的采集：主要是解決非電量轉(zhuǎn)換為電量的問題以及多路復用、數(shù)據(jù)的模擬形式和數(shù)字形式之間的轉(zhuǎn)換問題。(2)數(shù)據(jù)的記錄：數(shù)據(jù)的存儲是非常重要的問題。(3)數(shù)據(jù)處理:包括預處理、數(shù)據(jù)檢驗和數(shù)據(jù)分析等步驟。隨著科學技術(shù)的飛速發(fā)展，對數(shù)據(jù)處理的實時性要求也愈來愈迫切。顯然，不論在哪個應(yīng)用領(lǐng)域中，數(shù)據(jù)處理越及時則經(jīng)濟效益就越大。例如在實時監(jiān)控系統(tǒng)中，必然要求對測量數(shù)據(jù)實時處理。又如在新型飛機試飛中如能實現(xiàn)對某些關(guān)鍵數(shù)據(jù)的實時處理和監(jiān)測，就能在這些數(shù)據(jù)發(fā)生異常變化時及時發(fā)現(xiàn)并采取措施，以避免機毀人亡的重大事故發(fā)生。可見

4、，實時處理數(shù)據(jù)意義是很大的。由于電子計算機技術(shù)的蓬勃發(fā)展，為提高數(shù)據(jù)處理的實時性提供了廣闊的前景。2斷資源限制，可擴展性差；在一些電磁干擾性強的測試現(xiàn)場，無法專門對其做電磁屏蔽，導致采集的數(shù)據(jù)失真。而現(xiàn)代工業(yè)生產(chǎn)和科學研究的發(fā)展要求數(shù)據(jù)采集卡具有更好的數(shù)據(jù)采集、處理能力，傳統(tǒng)的CPU已經(jīng)不能滿足這一要求。針對以上要求。1.2 國內(nèi)外研究及開發(fā)現(xiàn)狀數(shù)據(jù)采集與處理一直是生產(chǎn)實踐研究與應(yīng)用領(lǐng)域的一個熱點和難點。隨著微電子制造工藝水平的飛速提高及數(shù)據(jù)分析理論的進一步完善與成熟，目前國內(nèi)外對數(shù)據(jù)采集系統(tǒng)的高性能方面的研究上取得了很大的成就。就A/D轉(zhuǎn)換的精度、速度和通道數(shù)來說，采樣通道從單通道發(fā)展到雙通

5、道、多通道，采樣頻率、分辨率、精度逐步提高，為分析功能的加強提供了前提條件2。而在數(shù)據(jù)分析的微處理器上，最初的數(shù)據(jù)采集系統(tǒng)以8位單片機為核心，隨著微電子技術(shù)的不斷發(fā)展，新興單片機的不斷問世，十六位、三十二位單片機也為數(shù)據(jù)采集系統(tǒng)研制廠家所采用，近來采用具有DSP功能的數(shù)據(jù)采集系統(tǒng)也己投入市場。同時，通用PC機的CPU用于數(shù)據(jù)處理也較為常見?？傊?，伴隨著高性能微處理器的采用和用戶技術(shù)要求的不斷提高，數(shù)據(jù)采集系統(tǒng)的功能也越來越完善。數(shù)據(jù)采集系統(tǒng)的發(fā)展主要體現(xiàn)在以下幾個趨勢：首先，在專業(yè)測控方面，基于PC計算機的數(shù)據(jù)采集系統(tǒng)越來越成熟和智能化。在過去的二十年中，開放式架構(gòu)PC機的處理能力平均每十八個

6、月就增強一倍為了充分利用處理器速度的發(fā)展，現(xiàn)代開放式測量平臺結(jié)合了高速總線接口，如PCI和PXI/CompactPCI,以便獲得性能的進一步提升。計算機的性能提升和由此引起的基于計算機的測量技術(shù)的創(chuàng)新，正在持續(xù)不斷地模糊著傳統(tǒng)儀器和基于計算機的測量儀器之間的界線。其次，在通用測控方面，采用嵌入式微處理器的方案也由早期的采用A/D器件和標準單片機組成應(yīng)用系統(tǒng)發(fā)展到在單芯片上實現(xiàn)完整的數(shù)據(jù)采集與分析，即目前極為熱門的SOC(SystemOnChip)3。通常在一塊芯片上會集成一個，可以采樣多路模擬信號的A/D轉(zhuǎn)換子系統(tǒng)和一個硬CPU核(比如增強型80_52內(nèi)核)，而且其CPU的運算處理速度和性能也

7、較早期的標準CPU內(nèi)核提高了數(shù)倍，而且有著極低的功耗。這種單芯片解決方案降低了系統(tǒng)的成本和設(shè)計的復雜性。此外，為了解決SOC方案中數(shù)據(jù)處理性能的不足，采用DSP作為數(shù)據(jù)采集系統(tǒng)的CPU的研究與應(yīng)用目前也逐漸引起業(yè)內(nèi)重視。但是這類產(chǎn)品目前僅僅處于發(fā)展的初級階段，在精度、速度或其它性能指標上并不能很好的滿足要求。因此，國內(nèi)外以DSP作為數(shù)據(jù)采集系統(tǒng)的采樣控制和分析運算的研究與應(yīng)用正在展開。1.3 本文主要內(nèi)容和章節(jié)安排本文完成了一種基于數(shù)字信號處理器、通用串行總線接口的數(shù)據(jù)采集系統(tǒng)的方案的設(shè)計，實現(xiàn)了數(shù)據(jù)的采樣與分析，重點針對DSP硬件設(shè)計和DSP軟件設(shè)計展開研究。全文的結(jié)構(gòu)安排如下：第1章緒論，

8、說明了課題的來源、研究的目的、意義以及國內(nèi)外研究現(xiàn)狀。第2章主要DSP數(shù)據(jù)采集系統(tǒng)總體設(shè)計方案，給出了適合本系統(tǒng)的方案。第3章給出了系統(tǒng)的硬件設(shè)計過程，重點研究DSP硬件電路的設(shè)計。第4章給出了系統(tǒng)的軟件設(shè)計過程，重點研究DSP的C語言編程思想以及用組態(tài)王開發(fā)上位機的方法，以及DSP與PC機之間的通信接口。第5章給出了系統(tǒng)測試過程和測試結(jié)果。第6章為本課題所做的工作進行總結(jié)，并提出今后研究工作的展望。第二章DSP數(shù)據(jù)采集系統(tǒng)總體設(shè)計方案隨著科學技術(shù)的飛速發(fā)展，數(shù)據(jù)處理這個環(huán)節(jié)在整個科研工作中是個重要的必不可少的過程，數(shù)據(jù)處理系統(tǒng)工作的質(zhì)量和速度如何，對整個科研工作的影響也是很大的。因此，有必要

9、了解數(shù)據(jù)采集系統(tǒng)的特點、主要性能指標以及一般的結(jié)構(gòu)，在此基礎(chǔ)上進行總體方案設(shè)計。2.1 現(xiàn)場處理器的選擇隨著信息社會的不斷發(fā)展，對數(shù)據(jù)采集的實時性和精度提出了更高的要求，傳統(tǒng)的單片機顯然不能滿足要求。TI公司推出的系列DSP一改傳統(tǒng)的馮。諾依曼結(jié)構(gòu)，采用先進的哈弗總線結(jié)構(gòu)。將程序和數(shù)據(jù)放在不同的存儲空間內(nèi)，每個存儲空間都可以獨立訪問，而且程序總線和數(shù)據(jù)總線分開，從而使數(shù)據(jù)的吞吐率提高了一倍。作為TI公司的TM320F2812具有很高的性價比，廣泛應(yīng)用于工業(yè)控制，特別是應(yīng)用于處理速度，處理精度方面要求較高的領(lǐng)域。TMS320F2812的主要性能6如下：(1)TMS320F2812芯片采用了高性能

10、的CMOS技術(shù)，其主頻最高可以達到150MHz,時鐘周期為6.67nso當內(nèi)核電壓為1.8V時，主頻為135MHz;當內(nèi)核電壓為1.9V時，主頻為150MHz。(2)支持JTGA在線仿真接口。(3)高性能的32位中央處理器。采用哈佛總線結(jié)構(gòu)模式，具有快速的中斷響應(yīng)和中斷處理能力，具有同一的寄存器編程模式，并且編程可兼容C/C+語言以及匯編語言。(4) TMS320F2812片內(nèi)含有128KX16位的Flash,分為4個8KX16位和6個16KX16位的存儲段；而TMS320F2812片內(nèi)含有128KX16位的ROM。(5)時鐘和系統(tǒng)控制：內(nèi)含看門狗定時器模塊；具有片內(nèi)振蕩器；支持動態(tài)鎖相環(huán)倍頻

11、。(6)3個外部中斷模塊，外部中斷模塊PIE可以支持96個外部中斷，當前僅用了45個外部中斷。(7)128位安全密匙：可以保護Flash/ROM、OTPROM和L0、L1SARAM；防止系統(tǒng)中的軟件程序被修改或讀取。(8)先進的仿真模式：具有實時分析以及設(shè)置斷點的功能；支持硬件仿真。(9)低功耗模式和節(jié)能模式：支持IDEL、STANDBY、HALT模式，即支持空閑模式、等待模式以及掛起模式；可以獨立禁止/使能各個外設(shè)的時鐘。(10) 雙向的10位串行數(shù)模轉(zhuǎn)換器，采樣速率可以達到166KHz，精度達到210即1024；(11)帶有功能強大的事件管理器：3個通用定時器、3個全比較單元、3個單比較單

12、元、PWM脈寬調(diào)制電路、事件管理器模塊中斷控制電路、4個捕獲單元以及QEP正交編碼脈沖電路；(12)帶有串行通訊接口模塊(SCI)、串行外設(shè)接口模塊(SPI)、數(shù)字I/O端口模塊、CAN控制器模塊，便于與外部設(shè)備通訊；2.2 處理器間的通信在現(xiàn)場總線的設(shè)計過程中，我們考慮過用RS一485的基于R線構(gòu)建分布式控制系統(tǒng)。但是較之目前許多RS一485基于R線構(gòu)建的分布式控制系統(tǒng)而言，基于CAN總線的分布式控制系統(tǒng)在以下方面具有明顯的優(yōu)越性。首先，CAN控制器工作于多主方式，網(wǎng)絡(luò)中的各節(jié)點都可根據(jù)總線訪問優(yōu)先權(quán)（取決于報文標識符）采用無損結(jié)構(gòu)的逐位仲裁的方式競爭向總線發(fā)送數(shù)據(jù)，且CAN協(xié)議廢除了站地址

13、編碼，而代之以對通信數(shù)據(jù)進行編碼，這可使不同的節(jié)點同時接收到相同的數(shù)據(jù)，這些特點使得CAN總線構(gòu)成的網(wǎng)絡(luò)各節(jié)點之間的數(shù)據(jù)通信實時性強，并且容易構(gòu)成冗余結(jié)構(gòu)，提高系統(tǒng)的可靠性和系統(tǒng)的靈活性。而利用RS一485只能構(gòu)成主從式結(jié)構(gòu)系統(tǒng)，通信方式也只能以主站輪詢的方式進行，系統(tǒng)的實時性、可靠性較差。其次，CAN總線通過CAN控制器接口芯片82C250的兩個輸出端CANH和CANL與物理總線相連，而CANH端的狀態(tài)只能是高電平或懸浮狀態(tài)，CANL端只能是低電平或懸浮狀態(tài)。這就保證不會出現(xiàn)象在RS485網(wǎng)絡(luò)中，當系統(tǒng)有錯誤，出現(xiàn)多節(jié)點同時向總線發(fā)送數(shù)據(jù)時，導致總線呈現(xiàn)短路，從而損壞某些節(jié)點的現(xiàn)象。而且CA

14、N節(jié)點在錯誤嚴重的情況下具有自動關(guān)閉輸出功能，以使總線上其他節(jié)點的操作不受影響，從而保證不會出現(xiàn)象在網(wǎng)絡(luò)中，因個別節(jié)點出現(xiàn)問題，使得總線處于“死鎖”狀態(tài)。而且，CAN具有的完善的通信協(xié)議可由CAN控制器芯片及其接口芯片來實現(xiàn)，從而大大降低系統(tǒng)開發(fā)難度，縮短了開發(fā)周期，這些是只僅僅有電氣協(xié)議的RS一485所無法比擬的。另外，與其它現(xiàn)場總線比較而言，CAN總線是具有通信速率高、容易實現(xiàn)、且性價比高等諸多特點的一種已形成國際標準的現(xiàn)場總線。這些也是目前CAN總線應(yīng)用于眾多領(lǐng)域，具有強勁的市場競爭力的重要原因。由于本系統(tǒng)只是整個現(xiàn)場主控制系統(tǒng)中的一個子系統(tǒng)，需要與主系統(tǒng)其他子系統(tǒng)進行通信，并且相互能夠

15、進行實時的數(shù)據(jù)傳輸和處理。而CAN具有獨特的設(shè)計思想，良好功能特性和極高的可靠性，現(xiàn)場抗干擾能力強，結(jié)構(gòu)簡單，只有兩根線與外部相連，通信方式靈活，可以點對點、點對多點及全局廣播方式發(fā)送和接收數(shù)據(jù)等等優(yōu)點ll，我們選擇使用DsP本身就具有的cAN總線控制器模塊來完成于其它子系統(tǒng)的通信。2.3 上位機軟件的開發(fā)近年來興起的組態(tài)軟件是一種標準化，模塊化，商品化的通用工業(yè)控制開發(fā)軟件，只需要進行標準功能模塊的軟件組態(tài)和簡單的編程，就可以設(shè)計出標準化，專業(yè)化，通用性強，可靠性高的上位機人機界面控制程序，且工作量較小，開發(fā)調(diào)試周期短，對程序設(shè)計員要求也較低，并且由于組態(tài)軟件都是由專門軟件開發(fā)人員按照軟件工

16、程的規(guī)范來開發(fā)的，使用前又經(jīng)過了比較長時間的工程運行考驗，其質(zhì)量是有充分保證的。因此，控制組態(tài)軟件是性能優(yōu)良的軟件產(chǎn)品，已成為開發(fā)上位機控制程序的主流開發(fā)工具。2.4 PC機與DSP的通信接口串行接口是指數(shù)據(jù)一位位地順序傳送，其特點是通信線路簡單，只要一對傳輸線就可以實現(xiàn)雙向通信，并可以利用電話線，從而大大降低了成本，特別適用于遠距離通信，但傳送速度較慢一條信息的各位數(shù)據(jù)被逐位按順序傳送的通訊方式稱為串行通訊。串行通訊的特點是：數(shù)據(jù)位傳送，傳按位順序進行，最少只需一根傳輸線即可完成；成本低但傳送速度慢。串行通訊的距離可以從幾米到幾千米；根據(jù)信息的傳送方向，串行通訊可以進不得用于商業(yè)用途僅供個人

17、參考一步分為單工、半雙工和全雙工三種?，F(xiàn)已確定下位機選用TI公司的TMS320F2812DSP芯片，數(shù)據(jù)經(jīng)DSP采集后，要實時將現(xiàn)場信息傳輸?shù)絇C機進行實時監(jiān)控。DSP的與數(shù)據(jù)傳輸相關(guān)的外設(shè)有SCI、SPI、CAN?，F(xiàn)已將CAN總線用于各個DSP間的通信，SPI為一種同步申行外設(shè)接口，使用較少。SCI接口可以工作在全雙工工作模式，并且經(jīng)接口芯片轉(zhuǎn)換后可變成RS-232或RS-485電平標準，進而與PC機的串口相連。是一種較為實用的方案。第三章數(shù)據(jù)采集系統(tǒng)硬件設(shè)計3.1 電源電路設(shè)計TMS320F2812工作時所要求的電壓分為兩部分：3.3V的Flash電壓和1.8V的內(nèi)核電壓。TMS320F2

18、812對電源很敏感，所以在選用電源芯片時要求電壓精度比較高的芯片。傳統(tǒng)的線性穩(wěn)壓器已經(jīng)不能滿足要求，TI公司推出了一些雙路低壓差電源調(diào)整器，其中TPS67D301非常適合于DSP系統(tǒng)中的電源設(shè)計。該芯片帶有可單獨供電的雙路輸出，一路固定輸出電壓為3.3V另一路輸出電壓可以調(diào)節(jié)，范圍為1.5-5.5V;電壓差大小與輸出電流成正比，且在最大輸出電流為1A時，最大電壓差僅為350mV;具有超低的典型靜態(tài)電流，期間無效狀態(tài)時，靜態(tài)電流僅為1uA;每路調(diào)整器各有一個開漏復位輸出，復位延時時間200ms；工作溫度范圍-400C-125C。電源電路7如圖3.1所示。圖3.1電源產(chǎn)生電路3.2 復位電路及JT

19、AG下載口電路的設(shè)計考慮到TPS767D301芯片自身能夠產(chǎn)生復位信號，此復位信號可以直接供不得用于商業(yè)用途僅供個人參考DSP芯片使用，所以不用為DSP設(shè)置專門的復位電路。復位信號與DSP芯片的連接在圖3.1中已經(jīng)用網(wǎng)絡(luò)標號標出。在實際設(shè)計過程中，考慮到JATG下載口7-8的抗干擾性，在與DSP相連的端口均需要采用上拉設(shè)計。JTAG主要有兩大類：一類用于測試芯片的電氣特性，檢測芯片是否有問題；另一類用于Debug,對各類芯片以及其外圍設(shè)備進行調(diào)試。JTAG下載電路如圖3.2所示。圖3.2JTAG電路3.3 通訊接口電路設(shè)計3.3.1 CAN總線接口電路設(shè)計控制器局部網(wǎng)(CAN-Controll

20、erAreaNetwork)屬于現(xiàn)場總線的范疇，它是一種有效支持分布式控制或?qū)崟r控制的串行通信網(wǎng)絡(luò)，隨著現(xiàn)代風力發(fā)電機組需要監(jiān)測與控制的節(jié)點增多，CAN總線以其實時性好、可靠性高、抗干擾能力強的特點凸現(xiàn)了出來。TMS320F2812具有一個eCAN模塊，支持CAN2.0B協(xié)議。為了使F2812eCAN模塊的電平符合高速CAN總線的電平特性，在eCAN模塊與CAN總線之間需要增加電平轉(zhuǎn)換器件，如3.3V的CAN發(fā)送接收器SN65HVD232。該芯片是TI公司生產(chǎn)的3.3VCAN總線收發(fā)器，具有差分收發(fā)能力，最高速率可達不得用于商業(yè)用途僅供個人參考1Mb/s。在本設(shè)計中，SN65HVD230是用來

21、驅(qū)動TMS320F2812和物理總線間的接口，提供對總線的差動發(fā)送和接收功能。將收發(fā)器的數(shù)據(jù)輸入端D與DSP的CANTX相連，用于本CAN節(jié)點發(fā)送的數(shù)據(jù)傳送到CAN網(wǎng)絡(luò)中；將收發(fā)器的數(shù)據(jù)輸出端R與DSP的CANRX與相連，用于本節(jié)點接收數(shù)據(jù)。RS引腳為該收發(fā)器的方式選擇引腳，只需將RS接邏輯低電平就可以使其工作在高速模式，此時的通信速率達到最高，沒有內(nèi)部輸出上升斜率和下降斜率的限制，但最大速率的限制與電纜的長度有關(guān)，本設(shè)計中將RS接地。由于SN65HVD230提供3.3V電源供電，與LF2407A的供電電壓相同，因此不需要做電平轉(zhuǎn)換的處理。CAN總線電路網(wǎng)如圖3.4所示。圖3.4CAN電路3.

22、3.2 RS232接口電路設(shè)計串口通信口（SCI）是一種采用兩根信號線的異步串行通信接口，又稱UART。TMS320F2812中有兩組SCI通信，SCIA和SCIB。每組包括兩個I/O弓唧，分別是串行接收數(shù)據(jù)輸入引腳（SCIRXD）和串行數(shù)據(jù)輸出引腳（SCITXD）。SCI支持CPU與其他使用標準NRZ（非歸零）格式的異步外設(shè)之間的數(shù)據(jù)通信，SCI收發(fā)器是雙緩沖的，每個都有自己獨立的使能和中斷標志位，兩者既可以獨立工作，也可以在全雙工模式下同時工作。通過對一個16位波特率選擇寄存器的編程，可得到64K種不同的波特率。對于40MHz的時鐘輸出，波特率最高可達到2500Kb/s的速度。本設(shè)計中采用

23、MAX232芯片作為控制器的異步串行通信轉(zhuǎn)換接口。MAX232是符合RS232標準的串行通信驅(qū)動芯片，具低功耗關(guān)斷模式可以將功耗減小到5W以內(nèi)。在設(shè)計中需要注意的是，由于RS232是單5V供電器件，所以它同DSP間的信號線必須有電平轉(zhuǎn)換，此板采用的是74LS245。RS232的接口電路如圖3.5所示。圖3.5 RS232串口電路3.4 D1D/0接口模塊TM3s20F2812有多達41個通用、雙向的數(shù)字刀O(GPIO)弓I腳，其中大多數(shù)都是基本功能和一般刀O引腳，TMS320LF2407的大多數(shù)刀。引腳都可用來實現(xiàn)其他功能。數(shù)字刀0端口采用了一種靈活的方法，以控制專用FO引腳和復用刀。引腳的功

24、能，所有UO和復用引腳的功能可通過9個16位控制寄存器來設(shè)置。DSP的數(shù)字量輸出主要用于控制繼電器，繼電器又可以用來控制各種設(shè)備的開關(guān)。DSP通過光隔進行隔離，然后經(jīng)過一個非門進行驅(qū)動，再和繼電器的線包相連。這樣只需改變DSP輸出電平的高低就可以控制按鍵的開斷。數(shù)字量輸入包括各種的開關(guān)信號、傳感器的脈沖信號等等，其連接方法也是通過一個光隔后，輸入到DSP的刀O口。在這里需要注意的是數(shù)字量開關(guān)的速度，如果速率要求不高(比如微秒級)，就可以使用TLP521系列的光隔，速度在納秒級則就需要選擇快速光隔125,比如6N137。具體連接方式如圖38.nDM連接信號需入由嘴人引腳第四章數(shù)據(jù)采集系統(tǒng)的軟件設(shè)

25、計4.1 時鐘和系統(tǒng)控制為了讓F2812DSP按部就班的執(zhí)行相應(yīng)的代碼來實現(xiàn)功能，就得讓DSP芯片“活”起來，除了給DSP提供電源外，還需向CPU不斷地提供規(guī)律的時鐘脈沖，這一功能由F2812內(nèi)部振蕩器OSC和基于鎖相環(huán)PLL的時鐘模塊來實現(xiàn)。目前DSP集成的片上鎖相環(huán)PLL模塊，主要作用是通過軟件實時的配置片上外設(shè)時鐘，提高系統(tǒng)的靈活性和可靠性。止匕外，由于采用軟件可編程鎖相環(huán)，所設(shè)計的處理器外部允許較低的工作頻率，而片內(nèi)經(jīng)過鎖相環(huán)模塊提供較高的系統(tǒng)時鐘，這種設(shè)計可以有效地降低系統(tǒng)對外部時鐘的依賴和電磁干擾，提高系統(tǒng)啟動和運行時的可靠性，降低系統(tǒng)對硬件的設(shè)計要求。不得用于商業(yè)用途voidIn

26、itSysCtrl(void)Uint16i;EALLOW;DevEmuRegs.MORAMDFT=0x0300;DevEmuRegs.M1RAMDFT=0x0300;DevEmuRegs.L0RAMDFT=0x0300;DevEmuRegs.L1RAMDFT=0x0300;DevEmuRegs.H0RAMDFT=0x0300;/禁止看門狗模塊SysCtrlRegs.WDCR=0x0068;/初始化PLL模塊如果外部晶振為30M ,則SysCtrlRegs.PLLCR=0xA;僅供個人參考SYSCLKOUT=30*10/2=150MHz/延時，使得PLL模塊能夠完成初始化操作for（i=0;i

27、<5000;i+）/高速時鐘預定標器和低速時鐘預定標器，產(chǎn)生高速外設(shè)時鐘HSPCLK和低速外設(shè)時鐘LSPCLK=0x0001;/HSPCLK=150/2=75MHz=0x0002;/LSPCLK=150/4=37.5MHz/對工程中使用到的外設(shè)進行時鐘使能JJEDIS;4.2 看門狗軟件設(shè)計在由MCU構(gòu)成的微型計算機系統(tǒng)中，由于單片機的工作常常受到外界電磁場的干擾，造成程序跑飛而陷入死循環(huán)，程序正常的運行被打斷，由單片機控制的系統(tǒng)就無法繼續(xù)工作，會造成整個系統(tǒng)陷入停滯狀態(tài)，發(fā)生不可預料的后果。出于對單片機運行狀態(tài)進行實時監(jiān)測的考慮，便產(chǎn)生了一種專門監(jiān)測單片機程序運行狀態(tài)的電路，俗稱“看門

28、狗”?？撮T狗電路的應(yīng)用，使單片機可以在無人監(jiān)控的狀態(tài)下連續(xù)工作。其工作原理是：看門狗電路和單片機的一個I/O引腳相連，該I/O引腳通過程序控制它定時的往看門狗這個引腳上送人高電平（或者低電平），這一程序語句分散地放在單片機其他控制語句中間：一旦單片機由于程序跑飛陷入某一段程序，進入死循環(huán)狀態(tài)時，寫看門狗引腳的程序便不能被執(zhí)行。這個時候，看門狗電路就會由于得不到單片機送來的信號，便在它與單片機復位引腳相連的引腳上送出一個復位信號，使單片機發(fā)生復位，即程序從程序存儲器的起始位置開始執(zhí)行，這樣便實現(xiàn)了單片機的自動復位。F2812中的看門狗原理和上述的MCU看門狗原理類似，作用是為DSP的運行情況進行

29、“把脈”，一旦發(fā)現(xiàn)程序跑飛或者狀態(tài)不正常，便立即使DSP復位，提高系統(tǒng)的可靠性。F2812的看門狗電路有一個8位看門狗加法器WDCNTR，無論什么時候，如果WDCNTR計數(shù)器達到最大值，看門狗模塊就會產(chǎn)生一個輸出脈沖，脈沖寬度為512個振蕩器時鐘寬度。為了防止WDCNTR溢出，通常采用兩種方法：一種是禁止看門狗，時計數(shù)器WDCNTR無效；另一種是定期“喂狗”，通過軟件向負責看門狗計數(shù)器的看門狗密鑰寄存器（8位的WDKEY）周期性的寫入0x55+0xAA，緊跟著0x55寫入0xAA能夠清除WDCNTR。當向WDKEY寫入0x55的時候，WDCNTR復位到時能的位置；只有再向WDKEY寫入0xAA

30、后才能使WDCNTR真正的被清除。寫任何其他的值都會使系統(tǒng)立即復位。只要向WDKEY寫0x55和0xAA，無論寫的順序如何都不會導致系統(tǒng)復位；而只有先寫0x55,再寫0xAA才會清除WDCNTR。voidKickDog(void)EALLOW;SysCtrlRegs.WDKEY=0x0055;SysCtrlRegs.WDKEY=0x00AA;EDIS;4.3 通用輸入輸出口的軟件設(shè)計F2812DSP為用戶提供了56個通用的數(shù)字I/O引腳，這些引腳都是多功能復用引腳，復用的意思就是這些引腳既可以作為DSP片內(nèi)外設(shè)，例如EV,SCI,SPI,CAN等的功能引腳，也可以作為通用的數(shù)字I/O口。引腳是

31、作為數(shù)字I/O口還是外設(shè)功能引腳，可以通過寄存器來設(shè)置。F2812的通用輸入輸出復用器GPIO就是I/O引腳的管理機構(gòu)，它將56個引腳分為6組來管理，其中GPIOA和GPIOB各管理16個引腳，GPIOD管理4個引腳，GPIOE管理3個引腳，GPIOF管理15個引腳，GPIOG管理2個引腳。GPIO的寄存器也分成了兩大類：一類是控制寄存器，主要由功能選擇寄存器GPxMUX，方向控制寄存器GPxDIR，輸入限定控制寄存器GPxQUAL組成，其中x代表A、B、C、D、E、F或者是G;另一類是數(shù)據(jù)寄存器，主要由數(shù)據(jù)寄存器GPxDAT,置位寄存器GPxSET,消除寄存器GPxCLEAR和取反寄存器GP

32、xTOGGLE組成。voidScia(void)EALLOW;J;EDIS;4.4 時鐘軟件設(shè)計F2812芯片內(nèi)部具有3個32位的CPU時器Timer0,TimeU,Timer2。其中CPU定時器1和2被系統(tǒng)保留，用于實時操作系統(tǒng)。只有CPU定時器0可以供用戶使用。F2812的CPU定時器寄存器有以下幾個：32位的定時器周期寄存器PRDH:PRD,32位的計數(shù)器寄存器TIMH：TIM，16位的定時器分頻寄存器TDDRH：TDDR，16位的預定標計數(shù)寄存器PSCH：PSC。在CPU定時器工作前，先要根據(jù)實際的需求，計算好CPU定時器的值，然后給PRDH：PRD賦值。當啟動定時器開始計數(shù)時，周期寄

33、存器PRDH：PRD裝載進定時器計數(shù)寄存器TIMH：TIM中，計數(shù)器寄存器里面的值每隔一個TIMCLK就減小1，直到減小到0，完成一個周期的計數(shù)。完成一個周期的計數(shù)后，在下一個定時器輸入時鐘周期開始時，周期寄存器PRDH：PRD里面的值重新裝載入計數(shù)寄存器TIMH：TIM中，周而復始的循環(huán)下去。一個CPU定時器周期所經(jīng)歷的時間為（PRDH：PRD+1）*TIMCLK。TIMCLK的值是由定時器分頻器TDDRH：TDDR和定時器預定標器PSCH：PSC來控制的。先給定時器分頻器TDDRH：TDDR賦值，然后裝載入預定標器PSCH：PSC中，每隔一個SYSCLKOUT脈沖，PSCH:PSC的值減一

34、，當PSCH:PSC的值減為0的時候,就會輸出一個TIMCLK，從而TIMH：TIM減1.在下一個定時器輸入時鐘周期開始的時候，TDDRH：TDDR中的值重新裝載入PSCH：PSC中，周而復始的循環(huán)下去。因此，TIMCLK就等于（TDDRH：TDDR+1）個系統(tǒng)時鐘時間。#include"DSP28_Device.h"structCPUTIMER_VARSCpuTimer0;structCPUTIMER_VARSCpuTimer1;structCPUTIMER_VARSCpuTimer2;voidInitCpuTimers(void)CpuTimer0.RegsAddr=&

35、amp;CpuTimer0Regs;/使得CpuTimer0.RegsAddr指向定時器寄存器= 0xFFFFFFFF;/初始化CpuTimer0的周期寄存器= 0;/初始化定時器預定標計數(shù)器= 0;= 1;/停止定時器=1;/將周期寄存器PRD中的值裝入計數(shù)器寄存器TIM中CpuTimer0.InterruptCount=0;/初始化定時器中斷計數(shù)器voidConfigCpuTimer(structCPUTIMER_VARS*Timer,floatFreq,floatPeriod)Uint32temp;Timer->CPUFreqInMHz=Freq;Timer->PeriodI

36、nUSec=Period;temp=(long)(Freq*Period);Timer->RegsAddr->PRD.all=temp;/給定時器周期寄存器賦值Timer->RegsAddr->TPR.all=0;/給定時器預定標寄存器賦值Timer->RegsAddr->TPRH.all=0;/初始化定時器控制寄存器:Timer->RegsAddr->/清除中斷標志位不得用于商業(yè)用途僅供個人參考Timer->RegsAddr->=1;/停止定時器Timer->RegsAddr->=1;/定時器重裝，將定時器周期寄存器的值

37、裝入定時器計數(shù)器寄存器Timer->RegsAddr->=1;Timer->RegsAddr->=1;Timer->RegsAddr->=1;/使能定時器中斷Timer->InterruptCount=0;/初始化定時器中斷計數(shù)器4.5F2812的中斷系統(tǒng)4.5.1 2812中斷的簡介2812的CPU能夠支持一個不可屏蔽中斷NMI和16個可屏蔽的中斷INT1-INT14、RTOSINT和DLOGINT,2812的CPU為了能夠及時有效的處理好各個外設(shè)的中斷請求，設(shè)計了一個專門處理外設(shè)中斷的擴展模塊(thePeripheralInterruptExpan

38、sionblock),叫做外設(shè)中斷控制器PIE,它能夠?qū)Ω鞣N中斷請求源(例如來自于外設(shè)或者其他外部引腳的請求)做出判斷以及相應(yīng)的決策。PIE可以支持96個不同的中斷，這些中斷分成了12個組，每個組有8個中斷，而且每個組都被反饋到CPU內(nèi)核的12條中斷線中的某一條上(INT1-INT12)。PIE目前只使用了96個終端中的45個，其他的等待將來的功能擴展。PIE內(nèi)部的中斷8列12行，總共有96個中斷，黃色部分表示已經(jīng)使用的中斷，例如：查看事件管理器EVA中定時器T1的周期中斷T1PINTT1PINT在行號為INT2,列號為INTx.4的位置，也就是說T1IPNT對應(yīng)于INT2,是INT2中的第四

39、個中斷。4.5.2 2812的3級中斷機制外設(shè)級PIE級CP版(1)外設(shè)級假如在程序的執(zhí)行過程中，某一個外設(shè)產(chǎn)生了一個中斷事件，那么在這個外設(shè)的某個寄存器中與該中斷事件相關(guān)的中斷標志位(IF=InterruptFlag)被置為1。此時，如果該中斷相應(yīng)的中斷使能（IE=InterruptFlag）已經(jīng)被置位為1,外設(shè)就會向PIE控制器發(fā)出一個中斷請求。相反的，如果雖然中斷事件產(chǎn)生了，相應(yīng)的中斷標志位也被置1了，但是該中斷沒有被使能（相應(yīng)的使能位為0），那么外設(shè)就不會向PIE發(fā)出中斷請求，但是值得一提的是，相應(yīng)的中斷標志位會一直保持置位狀態(tài)，直到用程序清除它為止。當然，在中斷標志位保持在1的時候，

40、一旦該中斷被使能了，那么外設(shè)立馬會向PIE發(fā)出中斷申請。我們用具體的T1PINT來進行進一步的說明。當定時器T1的計數(shù)器寄存器T1CNT計數(shù)到和T1周期寄存器T1PINT的值匹配時（相等時），就產(chǎn)生了一個T1PINT事件，即T1的周期中斷。這時候，事件管理器EVA的中斷標志寄存器A（EVAIFRA）中的第7位T1PINTFLAG被置為1，這時候如果EVA的中斷屏蔽寄存器A（EVAIMRA）中的第7位T1PINT的使能位是1，則EVA就會向PIE發(fā)出中斷請求，當然，如果該位的值是0，也就是該中斷未被使能（被屏蔽），則EVA不會向PIE發(fā)出中斷請求，而且EVAIFRA中T1PINTFLAG位將一直

41、保持為1，除非通過程序?qū)⑵淝宄?。需要注意的是，不管在什么情況下，外設(shè)寄存器中的中斷標志位都必須手工清除。2） .PIE級當外設(shè)產(chǎn)生中斷事件，相關(guān)中斷標志位置位，中斷使能位使能之后，外設(shè)就會把中斷請求提交給我們的PIE模塊。PIE模塊將96個外設(shè)和外部引腳的中斷進行了分組，每8個中斷為1組，一共是12組，分別是PIE1-PIE12。每個組的中斷被多路匯集進入1個CPU中斷，例如DPINDA,PDPINDB,XINT1,XINT2,ADCINT,TINT0,WAKEINT這7個中斷都在PIE1組內(nèi)，這些中斷都匯集到CPU中斷的INT1。和外設(shè)級類似的，PIE控制器中的每個組都會有一個中斷標志寄存器

42、PIEIFRx和和中斷使能寄存器PIEIERx，當然x=112。每個寄存器的低8位對應(yīng)于8個外設(shè)中斷，高8位保留。例如T1PINT對應(yīng)于PIEIFR2的第4位和PIEIER2的第4位。PIE除了每組具有剛才的PIEIERx，PIEIFRx寄存器之外，還有一個PIEACK寄存器，它的低12位分別對應(yīng)著12個組，即INT1-INT12，高位保留。假如T1的周期中斷被響應(yīng)了，則PIEACK寄存器的第2位（對應(yīng)于INT2）就會被置位，并且一直保持直到手動清除這個標志位。當CPU在響應(yīng)T1PNT的時候，PIEACK的第2位一直是1，這時候如果PIE2組內(nèi)發(fā)生其他的外設(shè)中斷，則暫時不會被PIE響應(yīng)送給CP

43、U，必須等到PIEACK的第2位被復位之后，如果該中斷請求還存在，那么立馬由PIE控制塊將中斷請求送至CPU。所以，每個外設(shè)中斷被響應(yīng)之后，一定要對PIEACK的相關(guān)位進行手動服務(wù)，否則同組內(nèi)的其他中斷都不會被響應(yīng)。3） 3）CPU級CPU也有標志寄存器IFR和使能寄存器IER。當某一個外設(shè)中斷請求通過PIE發(fā)送到CPU時，CPU級中與INTx相關(guān)的中斷標志位就會被置位。例如，T1的周期中斷T1PINT的請求到達CPU這邊時，與其相關(guān)的INT2的標志位就會被置位。這時候，該標志位就會被所存在IFR中，這時候，CPU不會馬上去執(zhí)行相應(yīng)的中斷，而是等待CPU使能IER寄存器的相關(guān)位，并且對CPU寄

44、存器ST1中的全局中斷屏蔽位做適當?shù)氖鼓?。如果IER中的相關(guān)位被置位了，并且INTM的值為0，則中斷就會被CPU響應(yīng)。在T1PINT里，當IER的第2位即INT2被置位，INTM為0，則CPU就會響應(yīng)定時器T1的周期中斷。CPU接到了中斷的請求，就得暫停正在執(zhí)行的程序，轉(zhuǎn)而去響應(yīng)中斷程序，但是此時，它必須得做一些準備工作，以便于執(zhí)行完中斷程序之后回過頭來還能找到原來的地方和原來的狀態(tài)。CPU會將相應(yīng)的IER和IFR位進行清除，EALLOW也被清除，INTM被置位，就是不能響應(yīng)其他中斷了，CPU向其他中斷發(fā)出了通知，正在忙，沒空來處理你們的請求了，得等到處理完手上的中斷之后才能再來處理你們的請求

45、。然后，CPU會存儲返回地址并自動保存相關(guān)的信息，例如將正在處理的數(shù)據(jù)放入堆棧等等，做好這些準備工作之后，CPU會從PIE塊中取出對應(yīng)的中斷向量ISR,從而轉(zhuǎn)去執(zhí)行中斷子程序。4.6SCISC（ISerialCommunicationInterface），即串行通信接口，是一個雙線的異步串口，即具有接收和發(fā)送兩根信號線的異步串口，一般可以看作是UART（通用異步接收/發(fā)送裝置）。2812的SCI模塊支持CPU與采用NRZ（non-return-to-zero不歸零）標準格式的異步外圍設(shè)備之間進行數(shù)字通信。如果設(shè)計時我們的SCI使用的是RS232串行接口，那么，2812就能和其他使用RS232接

46、口的設(shè)備進行通信。例如2812內(nèi)部的兩個SCI之間，或者2812的SCI和其他DSP的SCI之間均能實現(xiàn)通信。2812內(nèi)部具有兩個相同的SCI模塊，SCIA和SCIB，每一個SCI模塊都各有一個接收器和發(fā)送器。SCI的接收器和發(fā)送器各具有一個16級深度的FIFO（Firstinfistout先入先出）隊列，它們還都有自己獨立的使能位和中斷位，可以在半雙工通信中進行獨立的操作，或者在全雙工通信中同時進行操作SCI模塊具有兩個引腳，SCITXDA和SCIRXDA，分別實現(xiàn)發(fā)送數(shù)據(jù)和接收數(shù)據(jù)的功能，這兩個引腳對應(yīng)于GPIOF模塊的第4和第5位，在編程初始化的時候，需要將GPIOFMUX寄存器的第4和

47、第5位置為1，才能使得這兩個引腳具有發(fā)送和接收的功能。SCIA可以產(chǎn)生兩個中斷，SCIRXINTA和SCITXINTA，即發(fā)送中斷和接收中斷。4.6.1 SCI模塊的特點1 -具有4個錯誤檢測標志：極性（parity）、溢出（overrun）、幀（framing）、中斷（break）檢測。2 -多處理器模式下具有兩種喚醒方式：空閑線方式和地址位方式。通常使用的時候很少遇到多處理器模式，我們采用的是空閑線方式。3 -通信工作于半雙工或者全雙工模式。4 -具有雙緩沖接收和發(fā)送功能，接收緩沖寄存器為SCIRXBUF，發(fā)送緩沖寄存器為SCITXBUF。5 -發(fā)送和接收可以通過中斷方式來實現(xiàn)，也可以通過

48、查詢方式來實現(xiàn)。6 -具有獨立的發(fā)送中斷使能位和接收中斷使能位。7 -SCIA模塊具有13個控制寄存器，值得注意的是，這些寄存器都是8位的寄存器，當某個寄存器被訪問時，數(shù)據(jù)位于低8位，高8位為0，因此，把數(shù)據(jù)寫入高8位將是無效的。4.6.2 SCI模塊發(fā)送和接收數(shù)據(jù)的工作原理不得用于商業(yè)用途僅供個人參考RXSHFSCIRXDxZTRXENA8接收數(shù)據(jù)緩沖寄存器8SCIRXBUFSCI有獨立的數(shù)據(jù)發(fā)送器和數(shù)據(jù)接收器，這樣能夠保證SCI既能夠同時進行，也能夠獨立進行發(fā)送和接收的操作。SCI發(fā)送數(shù)據(jù)的過程如下：如圖右半部分所示，在FIFO功能使能的情況下，首先，發(fā)送數(shù)據(jù)緩沖寄存器SCITXBUF從T

49、XFIFO中獲取由CPU加載的需要發(fā)送的數(shù)據(jù)，然后SCITXBUF將數(shù)據(jù)傳輸給發(fā)送移位寄存器TXSHF,如果SCI的發(fā)送功能使能，TXSHF則將接收到的數(shù)據(jù)逐位逐位的移到SCITXD引腳上。SCI接收數(shù)據(jù)的過程如下：如圖的左半部分所示，首先，接收移位寄存器RXSHF逐位逐位的接收來自于SCIRXD引腳的數(shù)據(jù)，如果SCI的接收功能使能，RXSHF將這些數(shù)據(jù)傳輸給接收緩沖寄存器SCIRXBUF,CPU就能從SCIRXBUF讀取外部發(fā)送來的數(shù)據(jù)。當然，如果FIFO功能使能的話，SCIRXBUF會將數(shù)據(jù)加載到RXFIFO的隊列中，CPU再從FIFO的隊列讀取數(shù)據(jù)4.6.3 SCI數(shù)據(jù)格式在進行通信的時

50、候，一般都會涉及到協(xié)議，所謂協(xié)議就是通信雙方預先約定好的數(shù)據(jù)格式，以及數(shù)據(jù)的具體含義。這種事先約定好的規(guī)則，我們就把它叫做通信協(xié)議。在SCI中，通信協(xié)議體現(xiàn)在SCI的數(shù)據(jù)格式上。通常將SCI的數(shù)據(jù)格式稱之為可編程的數(shù)據(jù)格式，原因就是可以通過SCI的通信控制寄存器SCICCR來進行設(shè)置，規(guī)定通信過程中所使用的數(shù)據(jù)格式。SCI使用的是NRZ的數(shù)據(jù)格式。NRZ數(shù)據(jù)格式1 -1個起始位2 -18個數(shù)據(jù)位3 -1個奇/偶/非極性位4 12個結(jié)束位5 -在地址位模式下，有1個用于區(qū)別數(shù)據(jù)或者地址的特殊位（僅用于多處理器通信）真正的數(shù)據(jù)內(nèi)容是18位，1個字符的長度。我們通常將帶有格式信息的每一個數(shù)據(jù)字符叫做

51、一幀，在通信中常常是以幀為單位的。SCI有空閑線模式和地址位模式，而在平常使用的時候，我們一般都是兩個處理器之間的通信，例如2812和PC機或者2812和2812之間通信，這時候，更適合使用空閑線模式，而不得用于商業(yè)用途地址位模式一般用于多處理器之間的通信。在空閑線用K式下，SCI發(fā)送或者接收一幀的數(shù)據(jù)格式如圖示，其中LSB是數(shù)據(jù)的最低位，MSB是數(shù)據(jù)的最高位。起始位LSB234567MSB奇/偶/無極性結(jié)束位4.6.4SCI發(fā)送和接收數(shù)據(jù)的機制通常使用的有兩種方式：一種是查詢方式，另一種是中斷方式查詢方式：就是程序不斷去查詢狀態(tài)標志位，看看SCI是不是已經(jīng)做好了數(shù)據(jù)發(fā)送或者接收的準備。當數(shù)據(jù)

52、發(fā)送時，需要查詢的是位于SCI控制寄存器2(SCICTL2)的第7為TXREADY,發(fā)送器緩沖寄存器就緒標志。當這個位為1的時候，表明發(fā)送數(shù)據(jù)緩沖寄存器SCITXBUF已經(jīng)準備好開始接收并發(fā)送下一個數(shù)據(jù)了。當數(shù)據(jù)寫入SCITXBUF,TXREADY自動會清零，如果TXENA使能了，發(fā)送移位寄存器TXSHF就會把SCITXBUF里面的數(shù)據(jù)發(fā)送出去。當數(shù)據(jù)接收時，需要查詢的是SCI接收狀態(tài)寄存器(SCIRXST)中的RXRDY,接收器就緒標志。當從SCIRXBUF寄存器中已經(jīng)準備好一個字符的數(shù)據(jù)，等待CPU去讀時，RXRDY位就會置1。當數(shù)據(jù)被CPU從SCIRXBUF讀出后，或者系統(tǒng)復位，都可以使

53、RXRDY清00中斷方式：如果需要使用中斷，必須使能外設(shè)自己的中斷、PIE中斷和CPU中斷。SCIA的發(fā)送和接收中斷分別位于PIE模塊第9組的第1和第2位，同時對應(yīng)于CPU中斷的INT9。當前面所述的TXRDY也是個中斷標志位，當該位置1時，就會產(chǎn)生發(fā)送中斷事件，如果各級中斷都已經(jīng)使能，則會響應(yīng)SCI的發(fā)送中斷函數(shù)。當接收中斷標志位RXRDY置1時，就會產(chǎn)生接收中斷標志。如果各級中斷已經(jīng)使能，則會響應(yīng)SCI的接收中斷。voidInitSci(void);/1位停止位;/禁止極性功能;/禁止回送測試模式功能;/空閑線模式;/8位數(shù)據(jù)位;/SCIA模塊的發(fā)送使能;/SCIA模塊的接收使能/波特率為

54、19200SciaRegs.SCIHBAUD=0;SciaRegs.SCILBAUD=0xF3;/重新使能發(fā)送FIFO的操作;使能SCIFIFO的功能;發(fā)送FIFO隊列為空;/沒有產(chǎn)生發(fā)送FIFO中斷;/沒有清除TXFFINT的標志位;/bushiyong發(fā)送FIFO中斷;/發(fā)送中斷級別為12；/接收FIFO沒有溢出;/對RXFFOVF標志位沒有影響；/重新使能接收FIFO的操作；接收FIFO隊列為空；/沒有產(chǎn)生接收中斷；/清除接收中斷標志位；使能FIFO接收中斷；/FIFO接收中斷級別為14;/重啟SCI4.7組態(tài)王與單片機協(xié)議4.7.1 通訊口設(shè)置：通訊方式：RS-232,RS-485,R

55、S-422t勻可。波特率：由單片機決定（2400,4800,9600and19200bpS。字節(jié)數(shù)據(jù)格式：由單片機決定。起始位數(shù)據(jù)位校驗位停止位注意：在組態(tài)王中設(shè)置的通訊參數(shù)如波特率，數(shù)據(jù)位，停止位，奇偶校驗必須與單片機編程中的通訊參數(shù)一致4.7.2 在組態(tài)王中定義設(shè)備地址的格式格式#前面的兩個字符是設(shè)備地址，范圍為0-255,此地址為單片機的地址，由單片機中的程序決定；后面的一個字符是用戶設(shè)定是否打包，“0”為不打包、“1”為打包，用戶一旦在定義設(shè)備時確定了打包，組態(tài)王將處理讀下位機變量時數(shù)據(jù)打包的工作。3.在組態(tài)王中定義的寄存器格式寄存器名稱dd上限dd下限數(shù)據(jù)類型Xdd655350FLOAT/BYTE/UINT斜體字dd代表數(shù)據(jù)地址，此地址與單片機的數(shù)據(jù)地址相對應(yīng)4.7.3組態(tài)王與單片機通訊的命令格式：讀寫格式（除字頭、字尾外所有字節(jié)均為ASCII碼）字頭設(shè)備地址標志數(shù)據(jù)地址數(shù)據(jù)字節(jié)數(shù)數(shù)據(jù)異或CR說明；字頭：1字節(jié)1個ASCII碼，40H設(shè)備地址：1字節(jié)2個ASCII碼，0255（即0-0x0ffH）標志：1字節(jié)2個ASCII碼，bit0bit7,bit0=0:讀,bit0=1:寫。bit1=0:不打包。bit3bit2=00,數(shù)據(jù)類型為字節(jié)。bit3bit2=01,數(shù)據(jù)類型為字。bit3bit2=1x,數(shù)據(jù)類型為浮點數(shù)。數(shù)據(jù)地址：2字節(jié)4個AS