8位CPU設(shè)計與實現(xiàn)

1、姓名：某某 班級：計科一班 學(xué)號:8位CPU的設(shè)計與實現(xiàn)論文CPU的主要功能是執(zhí)行指令，控制完成計算機的各項操作，包括運算操作、 傳送操作、輸入/輸出操作等。作為模型計算機設(shè)計，將重點放在寄存器組，采 取較簡單的組成模式，以盡量簡潔的設(shè)計幫助讀者掌握 CPU的基本原理。此次設(shè)計CPU就是為了了解CPU運行的原理，從而完成從指令系統(tǒng)到CPU 的設(shè)計，并且通過仿真對CPU設(shè)計進行正確性評定。關(guān)鍵詞：CPU,設(shè)計指標，電路原理圖，運算部件，寄存器組，模型機 指令系統(tǒng)，微命令序列，數(shù)據(jù)通路1. 設(shè)計的任務(wù)與要求1.1設(shè)計指標1.能實現(xiàn)IN（輸入）、ADD （二進制加法）、STA （存數(shù)）、OUT （輸

2、出）、JMP（無條件轉(zhuǎn)移）這五種指令；2. 整個系統(tǒng)能正常穩(wěn)定工作。1.2設(shè)計要求1. 畫出電路原理圖;2. 寫出設(shè)計的全過程，附上有關(guān)資料和圖紙（也可直接寫在相關(guān)章節(jié)中），有心得體會。2. 方案論證與選擇2.1 CPU的系統(tǒng)方案CPU主要由算術(shù)邏輯單元ALU，數(shù)據(jù)暫存寄存器DR1、DR2，數(shù)據(jù)寄存器 R0R2,程序計數(shù)器PC,地址寄存器AR，程序/數(shù)據(jù)存儲器MEMORAY，指令 寄存器IR，微控制器uC,輸入單元INP UT和輸出單元OUT PUT所組成。圖中虛 線框內(nèi)部分包括運算器、控制器、程序存儲器、數(shù)據(jù)存儲器和微程序存儲器等， 實測時，它們都可以在單片F(xiàn)PGA中實現(xiàn)。虛線框外部分主要是

3、輸入/輸出裝置， 包括鍵盤、數(shù)碼管、LCD顯示器等，用于向CPU輸入數(shù)據(jù)，或CPU向外輸出 數(shù)據(jù)，以及觀察CPU內(nèi)部工作情況及運算結(jié)果。1. 運算部件運算部件的任務(wù)是對操作數(shù)進行加工處理。主要由三部分組成：（1）輸入邏輯。（2）算術(shù)/邏輯運算部件ALU。（ 3）輸出邏輯2. 寄存器組并且根據(jù) 在CPU中需要設(shè)置若干寄存器，暫時存放這些 R0 R1、R2所組成。計算機工作時，CPU需要處理大量的控制信息和數(shù)據(jù)信息。例如對指令信息 進行譯碼，以便產(chǎn)生相應(yīng)控制命令對操作數(shù)進行算術(shù)或邏輯運算加工， 運算結(jié)果決定后續(xù)操作等。因此， 信息。在模型CP中，寄存器組由3. 指令寄存器指令寄存器（IR）用來存放

4、當(dāng)前正在執(zhí)行的指令，它的輸出包括指令寄存器指令寄存器（IR） 操作碼信息、地址信息等，是產(chǎn)生微命令的主要邏輯依據(jù)。4. 程序計數(shù)器程序計數(shù)器（PC程序計數(shù)器程序計數(shù)器也稱指令指針，用來指示指令在存儲器中的存放位置。 當(dāng)程序順序執(zhí)行時，每次從主存取出一條指令，PC內(nèi)容就增量計數(shù)，指向下一條指令的地址。增量值取決于現(xiàn)行指令所占的存儲單元數(shù)。如果現(xiàn)行指令只占一 個存儲單元，則PC內(nèi)容加1;若現(xiàn)行指令占了兩個存儲單元，那么 PC內(nèi)容就要 加2。當(dāng)程序需要轉(zhuǎn)移時，將轉(zhuǎn)移地址送入 PC使PC指向新的指令地址。因此， 當(dāng)現(xiàn)行指令執(zhí)行完，PC中存放的總是后續(xù)指令的地址；將該地址送往主存的地 址寄存器AR便可從

5、存儲器讀取下一條指令。5 .地址寄存器CPU訪問存儲器，首先要找到需要訪問的存儲單元，因此設(shè)置地址寄存器（AR 來存放被訪單元的地址。當(dāng)需要讀取指令時，CPU先將PC的內(nèi)容送入AR再由AF將指令地址送往存儲器。當(dāng)需要讀取或存放數(shù)據(jù)時，也要先將該數(shù)據(jù)的有效地 址送入AR再對存儲器進行讀寫操作。6. 標志寄存器標志寄存器F是用來記錄現(xiàn)行程序的運行狀態(tài)和指示程序的工作方式的，標志位則用來反映當(dāng)前程序的執(zhí)行狀態(tài)。 一條指令執(zhí)行后，CPU根據(jù)執(zhí)行結(jié)果設(shè)置相 應(yīng)特征位，作為決定程序流向的判斷依據(jù)。例如，當(dāng)特征位的狀態(tài)與轉(zhuǎn)移條件符 合時，程序就進行轉(zhuǎn)移；如果不符合，則順序執(zhí)行。在后面將要介紹的較復(fù)雜模 型計

6、算機設(shè)計中設(shè)置了兩個標志位：進位 Fc、零位Fz。7. 微指令產(chǎn)生部件實現(xiàn)信息傳送要靠微命令的控制，因此在 CPU中設(shè)置微命令產(chǎn)生部件， 根據(jù)控制信息產(chǎn)生微命令序列，對指令功能所要求的數(shù)據(jù)傳送進行控制， 同時在數(shù)據(jù)傳送至運算部件時控制完成運算處理。微命令產(chǎn)生部件可由若干組合邏輯電路組成， 也可以由專門的存儲邏輯組成。產(chǎn) 生微命令的方式可分為組合邏輯控制方式和微程序控制方式兩種。 在本章所介紹 的8位模型CPU設(shè)計中，采用微程序控制方式通過微程序控制器和微指令存儲器產(chǎn)生微命令，因此此CPU屬于復(fù)雜指令CISC CPU8. 時序系統(tǒng)計算機的工作常常是分步執(zhí)行的，那么就需要有一種時間信號作為分 步執(zhí)

7、行的標志，如周期、節(jié)拍等。節(jié)拍是執(zhí)行一個單步操作所需的時間， 一個周期可能包含幾個節(jié)拍。這樣，一條指令在執(zhí)行過程中，根據(jù)不同 的周期、節(jié)拍信號，就能在不同的時間發(fā)出不同的微命令完成不同的微 操作。周期、節(jié)拍、脈沖等信號稱為時序信號，產(chǎn)生時序信號的部件稱 為時序發(fā)生器或時序系統(tǒng)，它由一組觸發(fā)器組成。由石英晶體振蕩器輸 出頻率穩(wěn)定的脈沖信號，也稱時鐘脈沖，為 CPU提供時鐘基準。時鐘脈 沖經(jīng)過一系列計數(shù)分頻，產(chǎn)生所需的節(jié)拍（時鐘周期）信號。時鐘脈沖 與周期、節(jié)拍信號和有關(guān)控制條件相結(jié)合，可以產(chǎn)生所需的各種工作脈 沖。2.2模型機指令系統(tǒng)一條指令必須包含下列信息：操作碼、操作數(shù)的地址、操作結(jié)果的存儲

8、地址、下一條指令的地址。 指令的基本格式位 功能765OP-CODErs1 0 rdop-code為操作碼,寄存器操作數(shù)rs為源寄存器,rd為目的寄存器機暮擱令碼Addr地 址碼功能說明IH0OH* INPUT"中的數(shù)掲f ROADDJ.OHXXHRO + aWr 一 AROSTA£OHXXHRO a Aclclir OUT3OHXXHa<dclr -> EUSJMP4OHXXH- PC模型機指令系統(tǒng)，及其指令編碼形式O OO ZL - OI=C_O :Et設(shè)模型機指令系統(tǒng)中包含有五條基本指令，分為算術(shù)運算指令、存取指令和控制 轉(zhuǎn)移指令等三種類型。五條機器指令分

9、別是：IN （輸入）、ADD（二進制加法）、 STA（存數(shù)）、OUT（輸出）、JMP（無條件轉(zhuǎn)移）。IN為單字長（8位二進制）， 其余為雙字長指令，XX H為addr對應(yīng)的十六進制地址碼。2.3擬定指令流程和微命令序列（計算機設(shè)計中最關(guān)鍵步驟）1. 微程序控制概念（1）微命令和微操作一條機器指令可以分解成一個微操作序列， 這些微操作是計算機中最基本的，不可再分解的操作。在微程序控制的計算機中，將控制部件向執(zhí)行部 件發(fā)出的各種控制命令叫做微命令，它是構(gòu)成控制序列的最小單位。因此， 微命令是控制計算機各部件完成某個基本微操作的命令。微命令和微操作是一一對應(yīng)的。微命令是微操作的控制信號，微操作是微命

10、令的 操作過程。微命令有兼容性和互斥性之分。兼容性微命令是指那些可以同時產(chǎn)生， 共同完成某一些微操作的微命令；而互斥性微命令是指在機器中不允許同時出現(xiàn) 的微命令。兼容和互斥都是相對的，一個微命令可以和一些微命令兼容， 和另一 些微命令互斥。對于單獨一個微命令，就無所謂兼容性或互斥性了。（2）微指令、微地址微指令是指控制存儲器中的一個單元的內(nèi)容，即控制字，是若干個 微命令的集合，存放控制字的控制存儲器的單元地址就稱為微地址。一 條微指令通常至少包含兩大部分信息： 微操作碼字段，又稱操作控制字段，該字段指出微指令執(zhí)行的微操作； 微地址碼字段，又稱順序控制字段，指出下一條要執(zhí)行的微指令的地址。（3）

11、微周期所謂微周期是指從控存中讀取出一條微指令并執(zhí)行規(guī)定的相應(yīng)操作所需的 時間。（4）微程序一系列微指令的有序集合就是微程序。若干條有序的微指令構(gòu)成了微程序。 微程序可以控制實現(xiàn)一條機器指令的功能。或者說一條機器指令可以分解為特定 的微指令序列。一旦機器的指令系統(tǒng)確定以后，每條指令所對應(yīng)的微程序被設(shè)計 好并且存入控存后，控存總是處于只讀的工作狀態(tài)，所以控存一般采用只讀存儲 器（ROM存放。重新設(shè)計控存內(nèi)容就能增加、刪除、修改機器指令系統(tǒng)。在FPGA 中通常采用嵌入式陣列塊構(gòu)成的LPM_RO作為控存，存放微指令。2. 微指令格式（1）水平型微指令一次能定義并執(zhí)行多個并行操作微命令的微指令。判別測試

12、字段下址字段水平型微命令又分為三種：第一種是全水平I控制字段按照操作控制字段的編碼方法不同， 型（不譯碼法）微指令，第二種是字段譯碼法水平型微指令，第三種是直接和字 段譯碼相混合的水平型微指令。（2）垂直型微指令垂直型微指令中設(shè)置操作碼字段，由微操作碼規(guī)定微指令的功能。 垂直型微指令的結(jié)構(gòu)類似于機器指令的結(jié)構(gòu)。在一條微指令中只存一二個微命 令，每條微指令的功能比較簡單。因此，實現(xiàn)一條機器指令的微程序要比水平型 微指令編寫的微程序長得多，它是采用較長的微程序結(jié)構(gòu)去換取較短的微指令結(jié) 構(gòu)。3. 模型機的微指令24232221201513171615 W 131211 1093765A321S3S2

13、S1SOGnWEASACu眉uA2MuAO鮮控制宿號悻碼器翎器下抱址宇段uA5uAO:微程序控制器的微地址輸出信號，是下一條要執(zhí)行的微指令的微地址。S3、S2、SI、SO:由微程序控制器輸出的ALU操作選擇信號，以控制執(zhí)行16種 算術(shù)操作或16種邏輯操作中的某一種操作。M微程序控制輸出的ALU操作方式選擇信號。M 0執(zhí)行算術(shù)操作；M= I執(zhí)行邏 輯操作。Cn：微程序控制器輸出的進位標志信號，Cw 0表示ALU運算時最低 位有進位；Cn= 1則表示無進位。WE微程序控制器輸出的RAM控制信號。當(dāng)CE= 0時，如W昌0,為存儲器讀； 如W昌1,為存儲器寫。A9 A8:譯碼后產(chǎn)生CS0 CS1 CS

14、2信號，分別作為SW_B RAM LED的選通控制信號。A字段（15、14、13）:譯碼后產(chǎn)生與總線相連接的各單元的輸入選通 信號。B字段（12、11、10）:譯碼后產(chǎn)生與總線相連接的各單元的輸出選通 信號。C字段（9、8、7）:譯碼后產(chǎn)生分支判斷測試信號P（ 1） P （4）和LDPC信號。直字段B字段C字一151413選擇121110詵擇987選擇000000000001KDR101RS-E01p010010KD B0100101EJ B011100LDIKJ00100r 3101LOAD101AXTJ-B101LPAR10mAR110PG-B110LDPC4. 微指令的執(zhí)行方式執(zhí)行一條微

15、指令的過程類似于機器指令的執(zhí)行過程。 首先，將微指令從 控存CM中取出，稱為取微指令。對于垂直型微指令還應(yīng)包括微操作碼的譯 碼時可。然后，執(zhí)行微指令所規(guī)定的各個微操作。根據(jù)微指令的執(zhí)行方式 可分為串行執(zhí)行和并行執(zhí)行兩種。5. 時序安排由于CPU的工作是分步進行的，而且需要嚴格定時控制，因此設(shè)置時序信號， 以便在不同的時間發(fā)出不同的微命令， 控制完成不同的操作。組合邏輯控制方式 和微程序控制方式在時序安排上有區(qū)別， 前者多采用三級時序劃分，而后者往往 米用兩級時序。6. 擬定指令流程和微命令序列這是設(shè)計中最關(guān)鍵的步驟，這是由于需要根據(jù)這一步的設(shè)計結(jié)果形 成最后的控制邏輯。擬定指令流程是將指令執(zhí)行

16、過程中的每步傳送操作（寄存器之間的信息傳送），用流程圖的形式描述出來，擬定微命令序 列是用操作時間表列出每步操作所需的微命令及其產(chǎn)生條件。7. 形成控制邏輯有各自不同設(shè)計的最后一步。采用組合邏輯控制方式或采用程序控制方式， 的設(shè)計方法。在組合邏輯控制方式中，將產(chǎn)生微命令的條件進行綜合、化簡，形 成邏輯式，從而構(gòu)成控制器的核心邏輯電路。在微程序控制方式中，則是根據(jù)微 命令來編寫微指令，組成微程序，從而構(gòu)成以控制存儲器為核心的控制邏輯。2.4微程序設(shè)計1. IN指令為了執(zhí)行輸入指令，CPU要做兩件事情。首先，由INPUT輸入裝置的數(shù)據(jù)開關(guān)SWfe入數(shù)據(jù)送到數(shù)據(jù)總線上；其次，通過數(shù)據(jù)總線將輸入的數(shù)據(jù)

17、寫入寄存器 R0中。2. AD指令 RO J R0+(MEM)存儲單元的地址是存放在緊跟在操作碼后的字節(jié)中的，因此，首先要以該字節(jié)的內(nèi)容為地址，即將該單元內(nèi)容送地址寄存器AR然后，從AR所指向的RAM存儲單元取出操作數(shù)送給DR2由于在取指令操作碼時,PC已經(jīng)自動加1,指向下-7一字節(jié)，該地址就是存放操作數(shù)的存儲單元的地址。3. STA旨令向存儲器RAM寫數(shù)據(jù)操作STA以緊跟在操作碼后的字節(jié)作為存放操作 數(shù)地址，將RO中的數(shù)據(jù)存入該地址單元。首先將緊跟在操作碼后的字節(jié) 的內(nèi)容送給地址寄存器AR4. OUT指令A(yù)FJPC PC-PC+1;以PC勺內(nèi)容作為存數(shù)據(jù)的地址BUS-RAM AR-BUS A

18、R指向存放操作數(shù)的RAI#元BUS- RAM DRBUSOUT- DR15. JMP旨令A(yù)R PC PC-PC+1 ;以PC勺內(nèi)容作為取數(shù)據(jù)的地址BUS- RAM PC-BUS ;將RA內(nèi)容送PC實現(xiàn)程序轉(zhuǎn)移3. CPU設(shè)計及微代碼3.1原理圖模版DurvIILHILOk lOU*-* *, B”BDU_frKJrtjJmHT審4KT 4Id. I|r nLH-LDUlUU nQ_±?T -I丨丨M型叮I nL：gI Z l? ；<7 T IO.tgnKJ- p 乂*1-JI BL_r«l C*KwK7Jt« ,riM2rtuv z：.bJilirPI C-

19、芒uHrt- -心 : % gBn tuiln6CiAFh fOM Tl悍'1MiTi n巧林El.Q'Tl 一網(wǎng)皿祁：*F0nil!flp ichHUtWpPlr* InTri.PK- hAiA打印4I*IHUIHI7 qOR.占ZHT*E >iMnLDR_ J ja'IflS 'JOrff LUIW.El 'LUMA Rl_l <L< U_DMUW.即啊 op Hr 朗r27*U£亠yrjnxr:tEuvnra* iri'：wffT叱；-H=s"<i£fhaTT*且jam3.2取指令和指令

20、覚3二取指令和指令 運行微程序 譯碼I0L ±DlEDe3徽地址PC+1操作仔ffi程序DO IdISIIOHw 加inniB QOCDIERAMBUS EUSTE.ID I UUlUiPCISTA呷i2 lOlLDeii?7oROaplsjEDMI DO JRFt l)川 ED 口jTIoosooi91EDM1 PCiH1 PC+1心AR.PC+PC>*AR.PC+1PAARPC+IPC-ARPC+1PC-rXRPC+1cal ujEco百107 1 DOEDDD116 1 UJEDOr26 1 UUDIE341)620122' I00 犧 101 EKM->B

21、USRAMBUSRAW-J-BUSRAM-BUSSWBUSms-* ARBLE-*rCBUS-t-RAMBUS-RAM04 |0OBOO515 |C3S20117 lOOADl111IRAM-BUSED-BUSRAW 十 BUS1 sue-DPJHUSf URlJMPRCh*IEI06 91901M05 pl止曬更PC+ADD L1 Io：4 1?？诎?I1E-H)UTJ-KWEtOIJ KEUJ213ri圖艮微指令流程圖1. 取指令階段取指令階段完成的任務(wù)是將現(xiàn)行指令從主存中取出來并送至指令寄存器中。 具體的操作如下：（1） 將程序計數(shù)器（PC）中的內(nèi)容送至存儲器地址寄存器（AR），并送往

22、地址總線（AB ）。（2）PC的內(nèi)容遞增，為取下一條指令做好準備。（3）由控制單元（CU）經(jīng)控制總線（CB）向存儲器發(fā)讀命令。（4）從主存中取出的指令通過數(shù)據(jù)總線（DB）送到指令寄存器（IR）中。以上這些操作對任何一條指令來說都是必須要執(zhí)行的操作，所以稱為公共操作。 完成取指階段任務(wù)的時間稱為取指周期。取出指令后，指令譯碼器ID可識別和區(qū)分出不同的指令類型。此時計算機進入分析取數(shù)階段，以獲取操作數(shù)。由于各 條指令功能不同，尋址方式也不同，所以分析取數(shù)階段的操作是各不相同的。（5）指令寄存器（IR）中的內(nèi)容送指令譯碼器（ID）進行指令譯碼。（6）指令譯碼器（ID）的內(nèi)容送操作控制器。（7）操作控

23、制器產(chǎn)生執(zhí)行指令的微控制。2. 分析取數(shù)階段對于無操作數(shù)指令，只要識別出是哪條具體的指令，即可以直接轉(zhuǎn)至執(zhí)行階 段，所以不需進入分析取數(shù)階段。而對于帶操作數(shù)指令，為讀取操作數(shù)首先要計 算出操作數(shù)的有效地址。如果操作數(shù)在通用寄存器內(nèi)，則不需要再訪問主存；如 果操作數(shù)在主存中，則要到主存中去取數(shù)。對于不同的尋址方式，有效地址的計 算方法是不同的，有時要多次訪問主存才能取出操作數(shù)（間接尋址）。對于無操 作數(shù)指令，只要識別出是哪條具體的指令，即可以直接轉(zhuǎn)至執(zhí)行階段，所以不需進入分析取數(shù)階段。而對于帶操作數(shù)指令，為讀取操作數(shù)首先要計算出操作數(shù)的 有效地址。如果操作數(shù)在通用寄存器內(nèi)，則不需要再訪問主存；如

24、果操作數(shù)在主 存中，則要到主存中去取數(shù)。對于不同的尋址方式，有效地址的計算方法是不同 的，有時要多次訪問主存才能取出操作數(shù)（間接尋址）。另外對于單操作數(shù)指令 和雙操作數(shù)指令，由于需要的操作數(shù)的個數(shù)不同，分析取數(shù)階段的操作也不同。3. 執(zhí)行階段執(zhí)行指令階段完成指令規(guī)定的各種操作。執(zhí)行階段完成任務(wù)的時間稱為執(zhí)行周 期。計算機的基本操作過程就是取指令、取操作數(shù)、執(zhí)行指令，然后再取下一條 指令 如此周而復(fù)始，直至遇到停機指令或外來的干預(yù)為止。3.3設(shè)計微代碼表微程序流程圖是根據(jù)每條指令的微操作流程所繪制的，操作框內(nèi)給出的是該微操作要執(zhí)行的動作。當(dāng)擬定“取指”微指令時，該微指令的判別測試字段為P（1）測

25、試，根據(jù)P （1）的測試結(jié)果將出現(xiàn)多路分支。由于操作碼的位數(shù)已確定 為4位，所以可直接將操作碼與微地址碼的部分對應(yīng)。本模型機用指令寄存器（IR7IRO）的高4位（IR7IR4）與微地址碼的后4位對應(yīng)。模型機的微地址碼共有六位，微地址碼的高三位已固定為001，低三位從000111共有八種狀態(tài)，現(xiàn)設(shè)計了五條指令，需要五個分支入口，因此，將低 三位中的000B100B這五個地址分配給這五條指令，就得到五個分支入口微地 址。5-4。微地這五個分支入口（以八進制表示）分別是 10、11、12、13和14,占用五個固定 的微地址單元。其余的微操作單元的微地址設(shè)置， 可以將還未使用的微地址按照 從小到大的順

26、序依次分配給這些微操作單元，微地址的分配情況見圖 址標注在每個微操作框的左上角，右上角標注的是微指令碼。微代碼表微地址00010203«指令 OlSllO01ED8200C04S00E004D000S5 S2 S1 SO M CN WE A9 AS00000040'Di0D00-00i000000fl00110011I10400B00500fl0ftflftI0501A20600O'D0001106919A0110'010O'0110700E00D000000011000100100'0000<0001101EDS300'000u

27、>0111201EDS700000O'01I1301EDSE00'00000111401ED960000Q0111500'000O'0111600E00F0000000117OOA01?00'D00O'00I2001ED<>200O'00O'0112101ED940n'00001I2201ED94000<0000112301S00100'000O'011240620110000110025010A010000O't>102600D1&100000O'00

28、1A000B000c100MAF-IIAO0100(101 no 1110 11 1101 000010100000001001000110000(wn0001 nooil000(WO000101010010MO000110'1001101(WO1 OOOOClno000000001101001000000000001110110110DDOftll1101101100001111 inUD.110001110110noliO01010000001 J1 QOOOOOQOl110000000001111010000(Xia0101Clno110noDion 10'1101101

29、10010100010000(X)00100001000000(WO1 OOOOflI010000(X)0DlOODl000101000OOOOCl1 101 10001 1101 OOOGUl3.4建立數(shù)據(jù)通路狀態(tài)奇存器操作控制器CD時序發(fā):土器時鐘C型入單元IALU 術(shù)邏輯單元4哲存養(yǎng)存器P尺q I暫存寺存器D尺丄阻範攥寄存器RO1 存儲器卜£亠I_I/O鼻 口指令譯碼舒丄-I起序計數(shù)器Bs卜工-I地寄ar|UALU為運算器；DRO和DR1為其輸入端的兩個暫存寄存器；R0是數(shù)據(jù)寄存器， 用來保存數(shù)據(jù)和運算結(jié)果；PC為程序計數(shù)器；IR和ID分別為指令寄存器和指 令譯碼器；AR和MO

30、MERY分別為存儲地址寄存器和存儲數(shù)據(jù)寄存器；INPUT 為輸入裝置；OUT PUT為輸出裝置。各基本單元模塊的輸出端通過三態(tài)門控制 與內(nèi)部數(shù)據(jù)總線相連接；微控制器按照時序發(fā)生器的節(jié)拍，對指令進行譯碼后產(chǎn) 生同步的控制信號。各部件旁邊的C是由微指令譯碼器輸出的控制信號，用于控 制數(shù)據(jù)的輸入和輸出。與數(shù)據(jù)總線相連的信號有些是單向的，有些則是雙向的。 如數(shù)據(jù)寄存器、存儲器、I/O接口的數(shù)據(jù)信號是雙向的，而指令信號、地址信號、 控制信號是單向的。實際上在FPGA中，雙向端口元件的表述方法是：輸入和輸 出端口采用兩個不同的端口，這時各基本元件的輸出端口不能直接與內(nèi)部總線連 接在一起，而是需要通過三態(tài)門

31、控制以后再連接到總線上。 在向總線輸出數(shù)據(jù)時， 不能同時有兩路或兩路以上數(shù)據(jù)一起輸出， 否則會發(fā)生數(shù)據(jù)沖突。因此在設(shè)計微 程序、確定微操作時，應(yīng)注意數(shù)據(jù)傳輸中控制信號對時序的要求。3.5微程序控制的基本原理t旨令寄存器>>微扌旨令 地址,51 咸'咅B(yǎng)件=才空吿| 有曲:HS ROMVI2雜件下地址宇股控制字鉄3.6在模型CP中的軟件執(zhí)行地址 C 1G內(nèi)卷¥ IS00OC譏 KNPTJTO1lOAimDAHJRO* L-DAH fROC2OA03KOSTAIDEUIJLKD f LOBll04anOE30OUTComoCOHH： -crtJTPijrr-"

32、;OG019074Q-IMPtown匚OPFLI 一- PC ”oaOOQBOQOA*buOHXX菲刊細lit微指令執(zhí)行情況STEP后 ttuA 謚哋北me 概惜令FCIK 睛哎完成功能執(zhí)行結(jié)果100oieiioOD00控制臺(讀/寫/運行)功能判斷住制臺操作：蔣入程斥運行方式223OlElOlSWB、VrSA= (11)蒔 EP,井書輅耀3Cl008001轉(zhuǎn)程JT創(chuàng)行方式40201ED8201執(zhí)行第1顰指令。(SidX III)PC-限刃0汕POl=01凡Afi常向指令地址510ODCMS00取指令*旃RAI中的指令送$旨令寄有雜FJJIL CflOtO =OD->fltE->-

33、 3R=0 EH601ODlOOl曲接收擁1、2揃人的數(shù)據(jù)-送RD寄存老Rfc5曲.S 1,2 輸入數(shù)56HTa?01EDS?執(zhí)行第2條搐夸.(加法APD)PCf 腹=01H, FC+l=02H. AK 指向冶卷地 W；S09OOCMS10取指令I(lǐng)tAHfClH> = l OHf BQSf 1殆 1 OH9C301EDS303間援尋址，AK扌且向磁嫩間摂J也吐FCFO*1=03H FJiK=l 陽100400E004喊地ilh送拡RM (02) = OAHEUSt服=0 JH1LOB00E005從ram眼堿進邸2lUH (OiH>-a 4H-*HJS-*DE2-3-lH12osaiA2oe將R0的叛據(jù)送DE