實(shí)驗(yàn)四8421BCD碼加法乘法運(yùn)算

1、Quartus 基本應(yīng)用8421BCD碼加法乘法運(yùn)算一、實(shí)驗(yàn)?zāi)康?. 用原理圖輸入法實(shí)現(xiàn)2個8421BCD的和，用數(shù)碼管顯示被加數(shù)、加數(shù)和加的結(jié)果。每個8421BCD碼由4個撥碼開關(guān)作為輸入，總共需要8個撥碼開關(guān)。輸出要求在開發(fā)板數(shù)碼管上顯示輸入的2個8421BCD碼和加的結(jié)果。2. 用VHDL或Verilog HDL實(shí)現(xiàn)2個8421BCD的乘積，用數(shù)碼管顯示被乘數(shù)、乘數(shù)和乘的結(jié)果。每個8421BCD碼由4個撥碼開關(guān)作為輸入，總共需要8個撥碼開關(guān)。輸出要求在開發(fā)板數(shù)碼管上顯示輸入的2個8421BCD碼和乘的結(jié)果。二、實(shí)驗(yàn)設(shè)備1、計(jì)算機(jī)（Quartus ）2、DE0開發(fā)板三、實(shí)驗(yàn)原理BCD代碼。

2、Binary-Coded Decimal，簡稱BCD，稱BCD碼或二轉(zhuǎn)十進(jìn)制代碼，亦稱二進(jìn)碼十進(jìn)數(shù)。是一種二進(jìn)制的數(shù)字編碼形式，用二進(jìn)制編碼的十進(jìn)制代碼。這種編碼形式利用了四個位元來儲存一個十進(jìn)制的數(shù)碼，使二進(jìn)制和十進(jìn)制之間的轉(zhuǎn)換得以快捷的進(jìn)行。這種編碼技巧，最常用于會計(jì)系統(tǒng)的設(shè)計(jì)里，因?yàn)闀?jì)制度經(jīng)常需要對很長的數(shù)字串作準(zhǔn)確的計(jì)算。相對于一般的浮點(diǎn)式記數(shù)法，采用BCD碼，既可保存數(shù)值的精確度，又可免卻使電腦作浮點(diǎn)運(yùn)算時(shí)所耗費(fèi)的時(shí)間。此外，對于其他需要高精確度的計(jì)算，BCD編碼亦很常用。8421碼是BCD代碼中最常用的一種。在這種編碼方式中每一位二值代碼的1都是代表一個固定數(shù)值，把每一位的1代表

3、的十進(jìn)制數(shù)加起來，得到的結(jié)果就是它所代表的十進(jìn)制數(shù)碼。由于代碼中從左到右每一位的1分別表示8，4，2，1，所以把這種代碼叫做8421代碼。每一位的1代表的十進(jìn)制數(shù)稱為這一位的權(quán)。8421碼中的每一位的權(quán)是固定不變的，它屬于恒權(quán)代碼。8421BCD碼乘法運(yùn)算把二進(jìn)制數(shù)中的“0”和“1”全部當(dāng)成是十進(jìn)制數(shù)中的“0”和“1”即可。根據(jù)十進(jìn)制數(shù)中的乘法運(yùn)算知道，任何數(shù)與“0”相乘所得的積均為“0”，這一點(diǎn)同樣適用于二進(jìn)制數(shù)的乘法運(yùn)算。只有“1”與“1”相乘才等于“1”。乘法運(yùn)算步驟：（1）首先是乘數(shù)的最低位與被乘數(shù)的所有位相乘，因?yàn)槌藬?shù)的最低位為“0”，根據(jù)以上原則可以得出，它與被乘數(shù)（1110）的所

4、有位相乘后的結(jié)果都為“0”。（2）再是乘數(shù)的倒數(shù)第二位與被乘數(shù)的所有位相乘，因?yàn)槌藬?shù)的這一位為“1”，根據(jù)以上原則可以得出，它與被乘數(shù)（1110）的高三位相乘后的結(jié)果都為“1”，而于最低位相乘后的結(jié)果為“0”。（3）再是乘數(shù)的倒數(shù)第三位與被乘數(shù)的所有位相乘，同樣因?yàn)槌藬?shù)的這一位為“1”，處理方法與結(jié)果都與上一步的倒數(shù)第二位一樣，不再贅述。（4）最后是乘數(shù)的最高位與被乘數(shù)的所有位相乘，因?yàn)槌藬?shù)的這一位為“0”，所以與被乘數(shù)（1110）的所有位相乘后的結(jié)果都為“0”。（5）然后再按照前面介紹的二進(jìn)制數(shù)加法原則對以上四步所得的結(jié)果按位相加，結(jié)果得到（1110）×（0110）=（1010100）四、實(shí)驗(yàn)結(jié)果仿真展示BCD8421加法仿真仿真原理圖仿真波形（二進(jìn)制）結(jié)果顯示BCD8421 乘法仿真結(jié)果顯示兩個實(shí)驗(yàn)經(jīng)硬件測試均與仿真相符合，達(dá)到實(shí)驗(yàn)要求。五、實(shí)驗(yàn)心得體會本次實(shí)驗(yàn)中，我們隊(duì)兩個8421BCD數(shù)的和的邏輯電路以及工作原理有了更深的理解與掌握，但是對于VHDL語言的