數電實驗四觸發(fā)器的應用

1、力學院課程名稱姓名同組人姓名實驗數字電路與數字邏輯學號班級指導教師姓名報實驗項目專業(yè)觸發(fā)器的應用實驗日期一、實驗目的1. 了解并掌握各種觸發(fā)器的功能及其原理。2. 了解并掌握觸發(fā)器的使用方法。、實驗設備裝有Quartusll9.0的計算機三、實驗原理1.驗證邊沿D觸發(fā)器7474的功能。畫一張驗證電路的原理圖，通過仿真完成功能表。 原理圖設計如下：II II* IIJIR-!I lll -H HR- I II H-lll H-l II m-PII IH- III + *11 I： -Pill - II + PIIRZHIII -T；PR”叫世 j o:DI、釀y：>IhFUT9i CLRR

2、p - 1PRN1D1CLRM1CLK2PRNIQ1QN2Q2QNIlliH-IIJITPI ITOutputI III -Ml II +11 H-l-ll II IHI INl-H2CLRM2CLKD FLIP FLOPS2.用JK觸發(fā)器74LS112與反相器74LS04組成如圖所示的電路。輸入elk為連續(xù)脈沖如下圖所示,觀察elkout端的波形，分別用時序仿真和功能仿真，看看波形會有什么變化，并分析其原因。秒;、elfcDiit74112Y1PRNU:1K1CLRIM10iCLKIQM2PRH2Qi2J2QHi2Kd12CLRM2CLKJK FLP-FLOPS I ir® JK

3、FLIP-FLOPS j 廠”J I I I 111 i>_k I “* I I I I I I Illi I3. 設計串行數據比較電路。參考下面的電路設計一個串行數據比較器。電路工作時，先在Cr端加一負脈沖清零，再將串行數據An、Bn送入，先送高位，再送低位，輸出反應兩個數的大小。分析這個電路實現的原理。四、實驗內容實驗一：根據要填寫的功能表可以得出如下波形圖:Nam?40. 0 HE30. 0 nz120. 0 ns160.0 TisMo母3FM clS'CLKn0,| I1 I1 n 1L對實驗內容中的原理圖進行仿真，仿真波形圖如下:Name"0CLK囪1ps20

4、_0 ns40. 0 ztzSD 0 nz30. 0 IL'S100.0I1I1I1I1IL實驗三：對實驗內容中的原理圖進行分析，了解原理并設計串行數據比較電路。五、（仿真）結果與分析實驗一：對實驗內容中的波形進行仿真，并填寫真值表。仿真結果如下:Huii«Tall0DFHTjplCUlI¥12CLK13D*U>E>5QF.ptBOl 10 Itsieo_o M通過仿真結果，可以得出以下結論：1. 在PRN和CLRN均為有效時，CLK與D均不起作用，Q和QN輸出不定，此種情 況不應該出現。2. PRN是預置端，當PRN為有效時，無論 CLK與D為何值，Q

5、均為1。3. CLRN是置0端，當CLRN4. 當PRN和CLRN均為無效，5. 當PRN和CLRN均為無效，為有效時，無論 CLK與D為何只，Q均為0。 并且 CLK無上升沿發(fā)生時，無論 D如何，Q不變。 并且 CLK出現上升沿時，Qnex=D。CLKDPRNCLRNQQN結論或說明XX0001見結論1XX0110見結論2根據以上結論，可以完成如下功能表。XX1 00 1見結論30X1 10 1見結論4T01 10 1見結論511 11 0見結論5NameCLK1flira'll iriiII"L罔1匚 LED Tit實驗二：對實驗內容中的波形進行功能和時序仿真，可以得出如

6、下結果: 功能仿真結果如下：g ps £0. 040. ns 60. 0BO. 0 lOO. 0P ps時序仿真結果如下:T520.0 ns 40. 0 ns &0_ 0 ns EO_ 0 ns 100_ 0 ns 1ftn通過觀察仿真結果，可以發(fā)現時序仿真比功能仿真多了很多小的脈沖。原因是功能仿 真沒有考慮元件延時的問題，是理想化的狀態(tài)。在這個原理圖中，當Q輸出為0時，CLRN通過非門為高電平輸出至 CLRN，此時清0端無效。當時鐘下降沿到來時，JK均為高電平， 此時Q翻轉為1，形成時序仿真中的脈沖的上升沿，同時高電平經過反相器變?yōu)榈碗娖絺?送至CLRN，此時CLRN變?yōu)橛?/p>

7、效，將 Q置為0,形成時序仿真中的脈沖的下降沿。時序 仿真圖中兩根黑線之間的時間為JK觸發(fā)器翻轉動作的時間，而兩端紅線中的時間則為74LS04反相器和74LS112清零端動作的時間。由于動作時間在功能仿真中會被忽略，所以在功能仿真中可以看到 CLKOut 直為0,而在時序仿真中能看到 74LS04和74LS112的動 作時間。實驗三：實驗書中的原理圖有誤，應更改為實驗原理中的原理圖。首先要分析串行二進制數據比較的原理：串行二進制數據比較的方法是將兩數最低位對齊，最高位不足的以0補全，然后從最高位開始進行比較，如果兩個數的對應位相同，則比較下一位，如果兩個數的對 應位不同，則按照 0<1的

8、規(guī)則，得出大于或小于的結果。由于二進制中最高位權重比 低位高，所以當高位得出大于或小于結果后，應鎖定結果，終止比較，或不再接受比 較輸入，防止比較結果被較低位的結果篡改。實驗原理中的原理圖實現串行數據比較器的原理：實驗原理中原理圖用到的是74LS72芯片，74LS72芯片有三個J輸入端和三個K輸入端，用與門連接，輸出為觸發(fā)器的J端或K端。所以可以把原理圖改寫為下圖：電路工作前，會進行CLR清零，CLR在一段時期處于低電平，此時1Q、2Q均為0，1QN、2QN均為1。當a和b中輸入串行數據后，74LS112在時鐘下降沿接收 a和 b輸入的數據。其中 a和b通過反相器和與門輸入 1J中，a和b通過

9、反相器和與門輸入2J中，1K和2K均接地。在這個情況下，當J為0時，Q保持，當J為1時，Q變?yōu)?。由兩個反相器的排列規(guī)則可以發(fā)現，當a為1、b為0、2QN為1（ 2Q為0）時,1J為1, 1Q同時轉為1，此時由二進制比較規(guī)則可以發(fā)現a>b，所以1Q對應的輸出為alb，即a>b，a<b的原理亦然。在1Q跳轉的同時，1QN跳為低電平，鎖死判斷小于 的與門，使其不再接受比較輸入，防止比較結果被低位的比較結果篡改。alb和asb都接入一個或非門，成為aeb,即在alb和asb都為0時aeb轉為高電平，表示 a=b （既不大于也不小于就是等于）。自己設計串行數據比較器：根據串行二進制數

10、據比較原理，可以自己設計出串行數據比較電路。一種是上圖中使用 74LS112加上三輸入與門和非門等基本邏輯門構成的串行比較 電路。其基本原理和實驗原理中的原理圖類似。另一種是使用 74LS112'74LS375和74LS74構成的串行數據比較器。 原理圖如下： 電路使用前需清零，CLR將短暫為低電平，使 74LS112和74LS74的1Q2Q輸出均為0,這樣74LS375的E12將為1,使74LS375保持在 Ready狀態(tài)。其中74LS112的1J1K、2J2K分別都是數據輸入端，接受ab輸入的串行信號，串行信號經過非或門和兩個與門處理后，會將1、1處理成0、0,其他情況不變。這樣當

11、輸入端數據相同時，JK觸發(fā)器保持穩(wěn)態(tài)。ab輸入的串行信號分別接 1K1J和2J2K， 當ab不同時，會將一號或二號觸發(fā)器觸發(fā)，使其Q發(fā)生改變。這個 Q的改變將傳送至74LS375，因為經過清零，74LS375的Q將被置為D的狀態(tài)，即產生一個上升沿， 這個上升沿將傳送至 74LS74的CLK端，觸發(fā)74LS74，74LS74的D已經預先置為高 電平，所以相應的Q將立即轉為高電平，aeb將轉為低電平，使E12轉為低電平，74LS375 鎖存，不再接受新的輸入。防止比較結果被低位比較結果篡改。,CLflMMP-B "F-'L l-F孑A MM?打口 a :74Mw:D103D?Q4

12、D3QE*；40EMz -I BTLATOlIrb- -r-bf'-Ii c ci=m10icxmIQlO-KION2fWJ2Q2J2UhK3L巧JCLKT irr m'A I_gtWTFVTW3.；:I- HL； -1*1 ILI ip.l I t ； j ； 1 H H H H.H H H -jtolM q A N- I'-p-B-T - -q-'r-r- -p-i -p-b-t- p - !-:;.ri I y4他TLW 'LjjgLf . 界EfL , 0匸二 嵋f *硏IFic.mic1CLKicnA2C2J2K 疋K2CtJ工1:1JC P. FLF： nps7474OfID1口_帕帕IflKIQHZQ2&?Qhl2 良 Fth2IJ.KfWUMLPHjOR rH BH H HHHB . =4 "i -1 冋 na"-、 Mfe 0 嚴 w . L Tb 11. L ra I a tllb-B - I LIB . 5-j ，3 HBLI - =1 - .- I rp; - ,-