(完整word版)第五章同步時(shí)序邏輯電路的習(xí)題數(shù)字邏輯(word文檔良心出品)

1、XiX2ysXn輸 出 信 號(hào)Q)(注意輸出與輸入有直接關(guān)系)過(guò)去輸入*現(xiàn)態(tài)現(xiàn)在輸入>>*輸出第五章同步時(shí)序邏輯電路的習(xí)題一、基本知識(shí)點(diǎn)1時(shí)序邏輯電路的一般結(jié)構(gòu)輸 入 信 號(hào)特點(diǎn)：a、有存儲(chǔ)電路(記憶元件)；有組合電路(特殊時(shí)可沒(méi)有)b、包含反饋電路，電路功能與“時(shí)序”相關(guān)C、輸出不僅與輸入(X)有關(guān)，而且與存儲(chǔ)狀態(tài)(丫)有關(guān)分類：(1) Mealy 型 Z = F (X,輸出是電路的輸入和現(xiàn)態(tài)的函數(shù)(2) Moore型 Z = F ( Q)輸出僅僅是電路現(xiàn)態(tài)的函數(shù)(注意輸出與輸入 沒(méi)有直接關(guān)系)輸出所有輸入同步時(shí)序邏輯電路：各觸發(fā)器共用同一時(shí)鐘信號(hào)，即電路中各觸發(fā)器狀態(tài)的轉(zhuǎn)換時(shí)刻

2、在 統(tǒng)一時(shí)鐘信號(hào)控制下同步發(fā)生。輸入信號(hào)的變異步時(shí)序邏輯電路：電路沒(méi)有統(tǒng)一的時(shí)鐘信號(hào)對(duì)狀態(tài)變化進(jìn)行同步控制， 化將直接引起電路狀態(tài)的變化。本課程將較少討論異步時(shí)序邏輯電路2、同步時(shí)序邏輯電路的描述注意：任一個(gè)同步時(shí)序邏輯電路的結(jié)構(gòu)和功能可用3組函數(shù)表達(dá)式完整地描述。(1) 激勵(lì)函數(shù)表達(dá)式：存儲(chǔ)電路輸入 Y與電路輸入X和現(xiàn)態(tài)Q之間的關(guān)系Y = F (X , Q)/現(xiàn)態(tài)Q就是上圖存儲(chǔ)電路原始的輸出yk(2) 次態(tài)函數(shù)表達(dá)式：電路的次態(tài)Qn+1與激勵(lì)函數(shù)丫和現(xiàn)態(tài)Q之間關(guān)系Qn+1 = F (Y , Q) /次態(tài)Qn+1就是上圖存儲(chǔ)電路再次觸發(fā)后的輸出ykn+1(3) 輸出函數(shù)表達(dá)式：電路的輸出Z和輸

3、入X和當(dāng)前現(xiàn)態(tài)Q的關(guān)系Mealy 型Z = F (X , Q)Moore 型Z = F (Q)現(xiàn)態(tài)次態(tài)/輸出現(xiàn)態(tài)次態(tài)輸出輸入X輸入Xyn+1 . ry / zyn+1yZMoore 型狀態(tài)表的格式Mealy 型狀態(tài)圖的畫(huà)法Mealy 型Moore 型3、同步時(shí)序邏輯電路分析(1)a、b、c、d、(2)a、b、表格法的分析步驟根據(jù)電路寫(xiě)出輸出表達(dá)式和激勵(lì)函數(shù)表達(dá)式 列出各自的激勵(lì)矩陣，確定電路相應(yīng)的次態(tài) 作出給定電路的狀態(tài)表和狀態(tài)圖擬定一個(gè)典型輸入序列，畫(huà)出時(shí)間圖，描述此電路的功能 代數(shù)法的分析步驟根據(jù)電路寫(xiě)出輸出表達(dá)式和激勵(lì)函數(shù)表達(dá)式 把激勵(lì)函數(shù)代入次態(tài)方程，導(dǎo)出次態(tài)方程組 根據(jù)此方程組，作出

4、狀態(tài)表和狀態(tài)圖擬定一個(gè)典型輸入序列，畫(huà)出時(shí)間圖，描述此電路的功能注意：上述兩種分析方法的 b、c兩步驟不同4、同步時(shí)序邏輯電路設(shè)計(jì)步驟：(1)形成原始的狀態(tài)圖和狀態(tài)表（2）對(duì)原始的狀態(tài)進(jìn)行化簡(jiǎn)，變成最簡(jiǎn)狀態(tài)，降低電路復(fù)雜度和成本（3）把狀態(tài)與二進(jìn)制代碼相對(duì)應(yīng)，即決定觸發(fā)器的個(gè)數(shù)，并畫(huà)出邏（4）確定激勵(lì)函數(shù)（對(duì)應(yīng)觸發(fā)器的種類）和輸出函數(shù)（對(duì)應(yīng)邏輯電路的種類） 輯電路圖5、常用的時(shí)序電路（1）計(jì)數(shù)器周期性的狀態(tài)循環(huán)按進(jìn)制可分為：二進(jìn)制計(jì)數(shù)器、 BCD碼計(jì)數(shù)器、任意進(jìn)制計(jì)數(shù)器（樓兩種存在無(wú)效狀態(tài)） 按時(shí)鐘輸入方式：同步計(jì)數(shù)器、異步計(jì)數(shù)器按趨勢(shì)可分為：加“1”計(jì)數(shù)器、減“ 1”計(jì)數(shù)器*同步二進(jìn)制計(jì)數(shù)器

5、 （3位數(shù)值，即3個(gè)觸發(fā)器）電路圖如下所示（輸入端懸空為信號(hào)“1 ”)Cp驅(qū)動(dòng)方程J0 =J1 =J =Z =輸出方程輸出波形如下所示K0 = 1K1 = Q0K2 = Q0 Q1 (Q2 Q1 Q0)（Q0觸發(fā)器的輸入控制）（Q1觸發(fā)器的輸入控制）（Q2觸發(fā)器的輸入控制）三個(gè)觸發(fā)器的輸出端原相直接輸出CpQoQiQ2000001010011100101110111用3個(gè)JK觸發(fā)器實(shí)現(xiàn)，說(shuō)明：Q0觸發(fā)器按時(shí)鐘 Cp觸發(fā)，每一個(gè)時(shí)鐘 Q0觸發(fā)器翻轉(zhuǎn)一次Q1觸發(fā)器接收Q0觸發(fā)器的原相輸出，當(dāng) Q0原相輸出為1后才翻轉(zhuǎn)一次Q2觸發(fā)器接收Q0和Q1原相輸出相與之后的結(jié)果，只有前兩者輸出均為1后才翻轉(zhuǎn)一

6、次*異步二進(jìn)制計(jì)數(shù)器也用3個(gè)JK觸發(fā)器實(shí)現(xiàn)，CR為清零端，電路圖如下所示（3個(gè)JK觸發(fā)器的輸入端均 懸空）Q2QiQoCp7驅(qū)動(dòng)方程同上（略）輸出波形如下所示（對(duì)比同步計(jì)數(shù)器，看看異同）CpQoQiQ2111110101100011010001D觸發(fā)器來(lái)實(shí)現(xiàn)，電路圖如下所示Cp數(shù)據(jù)輸入端（存儲(chǔ) 4位數(shù)據(jù)）*移位寄存器（輸入可并行亦可串行，輸出可并行亦可串行）各位之間存在傳遞關(guān)系LV.注意：如反向輸出則為加“ 1”計(jì)數(shù)（1）寄存器多個(gè)觸發(fā)器的并行操作，可以暫存數(shù)據(jù)信息*數(shù)據(jù)寄存器（4位數(shù)值，即4個(gè)觸發(fā)器）用數(shù)據(jù)輸入端（存儲(chǔ) 4位數(shù)據(jù)）*移位寄存器（各位之間存在傳遞關(guān)系，且首位和末位也存在傳遞關(guān)系

7、）Cp數(shù)據(jù)輸入端（存儲(chǔ) 4位數(shù)據(jù)）注意：前面示意的均為左移位，如右移位，傳遞關(guān)系相反二、相關(guān)習(xí)題*填空題1、時(shí)序邏輯電路按其狀態(tài)改變是否受統(tǒng)一定時(shí)信號(hào)控制， 兩種類型。2、一個(gè)同步時(shí)序邏輯電路可用（ 式描述。Mealy型時(shí)序邏輯電路的輸出是（。的函數(shù)。設(shè)最簡(jiǎn)狀態(tài)表包含的狀態(tài)數(shù)目為n,相應(yīng)電路中的觸發(fā)器個(gè)數(shù)為（ ）。一個(gè)Mealy型“ 0011 ”序列檢測(cè)器的最簡(jiǎn)狀態(tài)表中包含（ 。個(gè)觸發(fā)器。某同步時(shí)序邏輯電路的狀態(tài)表如下所示，若電路初始狀態(tài)為）?？煞譃椋ǎ┖停ǎ┖停ǎ?組函數(shù)表達(dá)3、（4、系5、（6、電路產(chǎn)生的輸出響應(yīng)序列為（）的函數(shù)，Moore型時(shí)序邏輯電路的輸出是）個(gè)狀態(tài)，電路中有輸入序列x

8、=010101，則現(xiàn)態(tài)次態(tài)/輸出x=0x=1AB/0C/1BC/1B/0CA/0A/17、某同步時(shí)序邏輯電路的狀態(tài)圖如下所示，若電路的初始狀態(tài)為 A，則在輸入序列11010010作用下的狀態(tài)和輸出響應(yīng)序列分別為（）和（1/ 00 / 0y2yi=00,經(jīng)過(guò)3個(gè)時(shí)鐘脈沖后,電路的8、某某同步時(shí)序邏輯電路圖如下所示，設(shè)電路現(xiàn)態(tài) 狀態(tài)為（xCp“ 1 ”*選擇題（單選）1、下列觸發(fā)器中,()（）不可作為同步時(shí)序邏輯電路的存儲(chǔ)器件。A.基本R-S觸發(fā)器B. D觸發(fā)器C. J-K觸發(fā)器D. T觸發(fā)器2、 構(gòu)成一個(gè)模10同步計(jì)數(shù)器，需要（）觸發(fā)器。A. 3 個(gè)B. 4 個(gè)C. 5 個(gè)D. 10 個(gè)3、 實(shí)

9、現(xiàn)同一功能的 Mealy型同步時(shí)序電路比 Moore型同步時(shí)序電路所需要的（A.狀態(tài)數(shù)目更多B.狀態(tài)數(shù)目更少C.觸發(fā)器更多D.觸發(fā)器一定更少4、同步時(shí)序電路設(shè)計(jì)中，狀態(tài)編碼采用相鄰編碼法的目的是（A.減少電路中的觸發(fā)器B.提高電路速度C.提高電路可靠性D.減少電路中的邏輯門 *判斷題1、同步時(shí)序邏輯電路中的存儲(chǔ)元件可以是任意類型的觸發(fā)器。2、 若某同步時(shí)序邏輯電路可設(shè)計(jì)成Mealy型或者M(jìn)oore型，則采用 Mealy型電路比采用Moore型電路所需狀態(tài)數(shù)目少。（3、 實(shí)現(xiàn)同一功能的最簡(jiǎn)Mealy型電路比最簡(jiǎn) Moore型電路所需觸發(fā)器數(shù)目一定更少。4、最大等效類是指含狀態(tài)數(shù)目最多的等效類。5

10、、同步時(shí)序邏輯電路設(shè)計(jì)中， 狀態(tài)編碼采用相鄰編碼法是為了消除電路中的競(jìng)爭(zhēng)。6、根據(jù)最簡(jiǎn)二進(jìn)制狀態(tài)表確定輸出函數(shù)表達(dá)式時(shí)，與所選觸發(fā)器類型無(wú)關(guān)。7、設(shè)計(jì)一個(gè)同步模 5計(jì)數(shù)器，需要5個(gè)觸發(fā)器。8、同步時(shí)序邏輯電路中的無(wú)效狀態(tài)是由于狀態(tài)表沒(méi)有達(dá)到最簡(jiǎn)導(dǎo)致的。9、一個(gè)存在無(wú)效狀態(tài)的同步時(shí)序邏輯電路是否具有自啟動(dòng)功能，取決于確定激勵(lì)函數(shù)時(shí)對(duì)無(wú)效狀態(tài)的處理。（*分析及設(shè)計(jì)題1、狀態(tài)圖如下所示，指出該電路屬于何種類型？實(shí)現(xiàn)什么功能？相應(yīng)的電路中需要幾個(gè)觸 發(fā)器？1/0狀態(tài)2、分析下圖所示的邏輯電路，說(shuō)明該電路的功能。Cp3、分析下圖所示的邏輯電路，設(shè)電路初始狀態(tài)為“00”，輸入序列為x=1001111011

11、0,作出輸出響應(yīng)序列，并說(shuō)明電路功能。Cp4、分析下圖所示的邏輯電路，說(shuō)明該電路的功能。5、 試作出“ 0101 ”序列檢測(cè)器的最簡(jiǎn)Mealy 序列為輸入x輸出Z6、化簡(jiǎn)如下所示的原始狀態(tài)表型狀態(tài)表和Moore型狀態(tài)表。典型輸入、輸出0 10 10 0 10 10 10 0 0現(xiàn)態(tài)次態(tài)/輸出x=0x=1AB/0C/0BA/0F/0CF/0G/0DA/0C/0EA/0A/1FC/0E/0GA/0B/17、用D觸發(fā)器作為存儲(chǔ)元件設(shè)計(jì)一個(gè)4位串行輸入、并行輸出的雙向移位寄存器。有一個(gè)數(shù)據(jù)輸入端 x和一個(gè)控制輸入端 M。當(dāng)M=0時(shí)，實(shí)現(xiàn)左移，數(shù)據(jù)從右端串行輸入; 當(dāng)M=1時(shí)，實(shí)現(xiàn)右移，數(shù)據(jù)從左端串行輸

12、入。該電路三、習(xí)題參考答案*填空題1、時(shí)序邏輯電路按其狀態(tài)改變是否受統(tǒng)一定時(shí)信號(hào)控制，可分為（同步時(shí)序邏輯電路）和 （異步時(shí)序邏輯電路）兩種類型。2、一個(gè)同步時(shí)序邏輯電路可用（輸出函數(shù)表達(dá)式）式）3組函數(shù)表達(dá)式描述。3、Mealy型時(shí)序邏輯電路的輸出是（輸入和狀態(tài)變量）的函數(shù)，、（激勵(lì)函數(shù)表達(dá)式）和（次態(tài)函數(shù)表達(dá)Moore型時(shí)序邏輯電路的7、某同步時(shí)序邏輯電路的狀態(tài)圖如下所示, 作用下的狀態(tài)和輸出響應(yīng)序列分別為（1/ 08、某某同步時(shí)序邏輯電路圖如下所示，設(shè)電路現(xiàn)態(tài) 狀態(tài)為（y2yi=11）。y2yi=00,經(jīng)過(guò)3個(gè)時(shí)鐘脈沖后，電路的Cp“ 1 ”輸出是（狀態(tài)變量）的函數(shù)。4、 設(shè)最簡(jiǎn)狀態(tài)表包

13、含的狀態(tài)數(shù)目為n,相應(yīng)電路中的觸發(fā)器個(gè)數(shù)為m,則m和n應(yīng)滿足關(guān)系（2m 卻 > 2m-1 ）。4 ）個(gè)狀態(tài)，電路中有（2）5、一個(gè)Mealy型“ 0011 ”序列檢測(cè)器的最簡(jiǎn)狀態(tài)表中包含（ 個(gè)觸發(fā)器。A，輸入序列x=010101，則6、某同步時(shí)序邏輯電路的狀態(tài)表如下所示，若電路初始狀態(tài)為電路產(chǎn)生的輸出響應(yīng)序列為（001100 ）?，F(xiàn)態(tài)次態(tài)/輸出x=0x=1AB/0C/1BC/1B/0CA/0A/1若電路的初始狀態(tài)為 A，則在輸入序列11010010AABCBBCB ）和（00001001）。*選擇題（單選）1、下列觸發(fā)器中，A.基本R-S觸發(fā)器C. J-K觸發(fā)器2、構(gòu)成一個(gè)模10同步計(jì)數(shù)

14、器，需要（A. 3個(gè)B. 4個(gè)B.D.B（A ）不可作為同步時(shí)序邏輯電路的存儲(chǔ)器件。D觸發(fā)器T觸發(fā)器）觸發(fā)器。C. 5 個(gè)D. 10 個(gè)3、實(shí)現(xiàn)同一功能的 Mealy型同步時(shí)序電路比 Moore型同步時(shí)序電路所需要的（ BA.狀態(tài)數(shù)目更多B.狀態(tài)數(shù)目更少C.觸發(fā)器更多D.觸發(fā)器一定更少4、同步時(shí)序電路設(shè)計(jì)中，狀態(tài)編碼采用相鄰編碼法的目的是（DA.減少電路中的觸發(fā)器B.提高電路速度C.提高電路可靠性D.減少電路中的邏輯門 *判斷題1、同步時(shí)序邏輯電路中的存儲(chǔ)元件可以是任意類型的觸發(fā)器。2、 若某同步時(shí)序邏輯電路可設(shè)計(jì)成Mealy型或者M(jìn)oore型，則采用 Mealy型電路比采用Moore型電路所

15、需狀態(tài)數(shù)目少。（()3、 實(shí)現(xiàn)同一功能的最簡(jiǎn)Mealy型電路比最簡(jiǎn) Moore型電路所需觸發(fā)器數(shù)目一定更少。4、最大等效類是指含狀態(tài)數(shù)目最多的等效類。5、同步時(shí)序邏輯電路設(shè)計(jì)中， 狀態(tài)編碼采用相鄰編碼法是為了消除電路中的競(jìng)爭(zhēng)。6、根據(jù)最簡(jiǎn)二進(jìn)制狀態(tài)表確定輸出函數(shù)表達(dá)式時(shí)，與所選觸發(fā)器類型無(wú)關(guān)。7、設(shè)計(jì)一個(gè)同步模 5計(jì)數(shù)器，需要5個(gè)觸發(fā)器。8、同步時(shí)序邏輯電路中的無(wú)效狀態(tài)是由于狀態(tài)表沒(méi)有達(dá)到最簡(jiǎn)導(dǎo)致的。9、一個(gè)存在無(wú)效狀態(tài)的同步時(shí)序邏輯電路是否具有自啟動(dòng)功能，取決于確定激勵(lì)函數(shù)時(shí)對(duì) 無(wú)效狀態(tài)的處理。*分析及設(shè)計(jì)題1/0Mealy狀態(tài)1、狀態(tài)圖如下所示，指出該電路屬于何種類型？實(shí)現(xiàn)什么功能？相應(yīng)的

16、電路中需要幾個(gè)觸 發(fā)器？型電路從狀態(tài)圖上看是輸入和狀態(tài)變量的函數(shù)，所以是“100 ”序列檢測(cè)器，需要兩個(gè)觸發(fā)器（4種狀態(tài)）。2、分析下圖所示的邏輯電路，說(shuō)明該電路的功能。Cp輸入Xy3現(xiàn)態(tài)y2y1J3激勵(lì)函數(shù)K3 J2 K2J1K1n+1y3次態(tài)n+1 y2n+1y100000000110010001001111010001000001101100111111111000100000011101010100111111001100000111110111111111000上述三表合并,如下所示(并依次列出次態(tài)值)(1)寫(xiě)出激勵(lì)函數(shù)表達(dá)式J1 = X ， K1 = 1J2 = K2 = x y

17、1= X + y 1J3= K 3 =x y 1 y2 = (X + y 1)y? = x y2+ yi y(2)列出激勵(lì)矩陣和次態(tài)真值表y1的激勵(lì)矩陣y2的激勵(lì)矩陣y3的激勵(lì)矩陣輸入激勵(lì)函數(shù)XJ1 K101 110 1輸入X現(xiàn)態(tài)y1激勵(lì)函數(shù)J2K20000011110111111輸入現(xiàn)態(tài)激勵(lì)函數(shù)y2 y1J3 K30000111001100101010100001001000100110000011010101001001101010101011110110010111111011001100001101110110100110111011101111010001111111101000（3

18、）作出狀態(tài)表和狀態(tài)圖 狀態(tài)表如下所示：y3現(xiàn)態(tài)次態(tài)y3n+1n+1n+1y2y1y2y1x = 0x =10000 0 10 1 00010 1 00 1 00100 1 11 0 00111 0 01 0 01001 0 11 1 01011 1 01 1 01101 1 10 0 01110 0 00 0 0狀態(tài)圖如下所示:1110100(o!)<-(00?)010（000）（010）亠 （J00）（4 ）功能評(píng)述當(dāng)x=0時(shí)，進(jìn)行模8計(jì)數(shù)；當(dāng)x=1時(shí)，進(jìn)行模4計(jì)數(shù)（且只是偶數(shù)計(jì)數(shù)）3、分析下圖所示的邏輯電路，設(shè)電路初始狀態(tài)為“00”，輸入序列為x=10011110110,作出輸出響應(yīng)

19、序列，并說(shuō)明電路功能。Cpx(1)寫(xiě)出激勵(lì)函數(shù)表達(dá)式Ji = x , Ki = xJ2 = x yi , K2 = xZ = x y 2 yi(2)列出激勵(lì)矩陣和次態(tài)真值表 yi的激勵(lì)矩陣輸入激勵(lì)函數(shù)說(shuō)明xJiKi00 i清0ii 0置iy2的激勵(lì)矩陣輸入現(xiàn)態(tài)激勵(lì)函數(shù)說(shuō)明xyiJ2K2000i清00i0i清0i000保持iii0置i上述二表合并，如下所示(并依次列出次態(tài)值)輸入現(xiàn)態(tài)激勵(lì)函數(shù)次態(tài)xy2yiJ2K2 JiKin+iy2n+iyi0000i 0i0000i0i 0i000i00i 0i000ii0i 0i00i0000 i00ii0ii0 i0iiii000 i0iiiiii0 i0

20、ii(3)作出狀態(tài)表和狀態(tài)圖 狀態(tài)表如下所示：現(xiàn)態(tài)次態(tài) yj1 y2n+1 y1n+1 / 輸出y2 y1x = 0x =10 00 0 / 00 1 / 00 10 0 / 01 1 / 01 00 0 / 01 1 / 01 10 0 / 01 1 / 1狀態(tài)圖如下所示:輸入x /輸出Z0/01/1狀態(tài)由狀態(tài)圖可看出，(4 )功能評(píng)述 設(shè)初始狀態(tài)為“x = 100Z = 000由上可知，該電路為“00 ”，輸入序列為1110 1100 1 1 0 0 0 0111”序列檢測(cè)器，當(dāng)連續(xù)輸入3個(gè)或3個(gè)以上1時(shí)，輸出為1。4、分析下圖所示的邏輯電路，說(shuō)明該電路的功能。(1) 寫(xiě)出激勵(lì)函數(shù)表達(dá)式J

21、1 = K1 = 1J2 = K 2 =x ® y1Z = x y 2 y 1 + x y2 yi狀態(tài)圖如下所示:(2) 列出激勵(lì)矩陣和次態(tài)真值表 y1的激勵(lì)矩陣輸入激勵(lì)函數(shù)說(shuō)明xJ1K101 1翻轉(zhuǎn)11 1翻轉(zhuǎn)y2的激勵(lì)矩陣輸入現(xiàn)態(tài)激勵(lì)函數(shù)說(shuō)明xy1J2K20000保持0111翻轉(zhuǎn)1011翻轉(zhuǎn)1100保持上述二表合并，如下所示(并依次列出次態(tài)值)輸入現(xiàn)態(tài)激勵(lì)函數(shù)次態(tài)xy2y1J2K2 J1K1n+1y2n+1y100000 110100111 111001000 111101111 110010011 111110100 110011011 110111100 1110現(xiàn)態(tài)、十n+

22、1n+1n+1上人次態(tài)y3y2y1/輸出y2 y1x = 0x =10 00 1 / 01 1 / 10 11 0 / 00 0 / 01 01 1 / 00 1 / 01 10 0/ 11 0 / 0輸入x /輸出Z(3)作出狀態(tài)表和狀態(tài)圖 狀態(tài)表如下所示：0/01/00/11/11/00/01/00/0(4 )功能評(píng)述當(dāng)x=0時(shí)，進(jìn)行二進(jìn)制加1計(jì)數(shù)，輸出為進(jìn)位信號(hào); 當(dāng)x=1時(shí)，進(jìn)行二進(jìn)制減1計(jì)數(shù)，輸出為借位信號(hào)。5、試作出“ 0101 ”序列檢測(cè)器的最簡(jiǎn)Mealy序列為型狀態(tài)表和Moore型狀態(tài)表。典型輸入、輸出(1)輸入輸出MealyxZ型狀態(tài)描述0 10 100 10 10初始狀態(tài)A狀態(tài)檢測(cè)到第一個(gè)0B狀態(tài)檢測(cè)到01C狀態(tài)檢測(cè)到010D狀態(tài)(2)Moore型狀態(tài)描述D狀態(tài)如再輸入1,回到C狀態(tài)；如再輸入0，回到B狀態(tài)。 狀態(tài)表如下所示：現(xiàn)態(tài)次態(tài)/輸出