數(shù)電復(fù)習(xí)資料_第1頁
數(shù)電復(fù)習(xí)資料_第2頁
數(shù)電復(fù)習(xí)資料_第3頁
數(shù)電復(fù)習(xí)資料_第4頁
數(shù)電復(fù)習(xí)資料_第5頁
已閱讀5頁,還剩21頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、數(shù)字電子技術(shù)典型題選、填空題(基礎(chǔ)型)1在數(shù)字電路中,邏輯變量的值只有_2個(gè)。2在邏輯函數(shù)的化簡中,合并最小項(xiàng)的個(gè)數(shù)必須是25 個(gè)。3化簡邏輯函數(shù)的方法,常用的有公式 和 卡諾圖。4. 邏輯函數(shù)A、B的同或表達(dá)式為A O B= /A/B+AB 。T觸發(fā)器的特性方 程 Q n+1= T/Qn+/TQn。5. 已知函數(shù)丫 AB AC ,反函數(shù)Y= ( A+/B ) * (/A+C ),對偶式Y(jié) '=(/A+B ) */ (A+/C)。6. 4線一10線譯碼器又叫做 20進(jìn)制譯碼器,它有 4 個(gè)輸入端和個(gè)輸出端,6個(gè)不用的狀態(tài)。7. 組合邏輯電路的輸出僅取決于該電路當(dāng)前的輸入信號,與電路原來

2、的狀態(tài) 有關(guān)。8. TTL三態(tài)門的輸出有三種狀態(tài):高電平、低電平和高阻態(tài)狀態(tài)。9. 組成計(jì)數(shù)器的各個(gè)觸發(fā)器的狀態(tài),能在時(shí)鐘信號到達(dá)時(shí)同時(shí)翻轉(zhuǎn),它屬于同步 計(jì)數(shù)器。10.四位雙向移位寄存器74LS194A的功能表如表所示。由功能表可知,要實(shí)現(xiàn)保持功能, 應(yīng)使 ,當(dāng)RD=1; S1=1,S0=0時(shí),電路實(shí)現(xiàn)功能。74LS194A的功能表如下:S1S0工作狀態(tài)0XX置零100保持101右移110左移111并行輸入11.若要構(gòu)成七進(jìn)制計(jì)數(shù)器,最少用 個(gè)觸發(fā)器,它有個(gè)無效狀態(tài)。12 .根據(jù)觸發(fā)器結(jié)構(gòu)的不同,邊沿型觸發(fā)器狀態(tài)的變化發(fā)生在CP 邊沿 時(shí),其它時(shí)刻觸發(fā)器保持原態(tài)不變。13. 用中規(guī)模集成計(jì)數(shù)器

3、構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法通常有三種,它們是級連法,和。14. 由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器,若已知電阻 R=500K?,電容C=10F,則該單穩(wěn)態(tài)觸發(fā)器的脈沖寬度tw。15在555定時(shí)器組成的施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器三種電路中, 電路能自動產(chǎn)生脈沖信號,其脈沖周期 T 。16. 用555定時(shí)器組成的三種應(yīng)用電路如圖所示,其中圖(a)、(b)、C)分別對應(yīng)的 電路名稱是(a), (b), (c)17. A/D轉(zhuǎn)換器的轉(zhuǎn)換過程包括 , , , 四個(gè)步驟。一、填空題(綜合提高型)1. 施密特觸發(fā)器有 2 個(gè)穩(wěn)定狀態(tài).,單穩(wěn)態(tài)觸發(fā)器有_1個(gè)穩(wěn)定狀態(tài).,多諧振蕩器有 個(gè)穩(wěn)定狀態(tài)。2.

4、欲對160個(gè)符號進(jìn)行二進(jìn)制編碼,至少需要 位二進(jìn)制數(shù);16路數(shù)據(jù)分配器,其地址輸入端有個(gè); 2n選1的MUX,其地址端有 ,其數(shù)據(jù)輸入端有 .3. 欲構(gòu)成可將1kHZ的脈沖轉(zhuǎn)化為50HZ的脈沖的分頻器,該電路至少需要用 _5個(gè)觸發(fā)器;該電路共有20 個(gè)有效狀態(tài)。某計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖所示,該計(jì)數(shù)器為進(jìn)制法計(jì)數(shù),它有 個(gè)有效狀態(tài),該電路(有4. 隨機(jī)存儲器RAM的電路結(jié)構(gòu)主要由、和三部分組成。為構(gòu)成4096X 8的RAM,需要 片1024X 4的RAM芯片,并需要用位地址碼以完成尋址操作。5. 8位移位寄存器,串行輸入時(shí)經(jīng) 個(gè)CP脈沖后,將得到8位數(shù)據(jù)的并行輸出;欲將其串行輸出,需經(jīng)個(gè)CP脈沖

5、后,數(shù)碼才能全部輸出。6. 分別寫出圖1 (a) (b)、(c)、d)所示電路中的輸出函數(shù)表達(dá)式:Y1=t Qn Y2= /(AB); Y3=/(AB);Y4=/(AB)*/(BC);<d)朮aA B C D ,f=1時(shí)的全部輸入變量取值組合CDAB8如圖2所示的組合邏輯電路中的74138為3線-8線譯碼器,寫出圖2所示電路中 各輸出函數(shù)的最簡與或表達(dá)式:7如圖所示電路的邏輯表達(dá)式F 有 12 個(gè).Y4+Y7=F仁 F2=*1JM)T*M17團(tuán)2地扯詳俐器:丁r11 J;5;71II.MT7111P!P115d -01r Do半f |)半*計(jì)泗12工曲略鉀狂沁3存清陣列9.圖3是某ROM

6、存儲陣列的點(diǎn)陣圖,A3、A2、A1、A0為地址線,D3、D2、D1、D0 為數(shù)據(jù)線。試分別寫出D3、D2、D1關(guān)于A3、A2、A1、A0的邏輯表達(dá)式。圖中的 點(diǎn)表示在行線和列線交叉處連接了存儲元件。Y4AB CDD3Y11丫13丫14Y3ABCD AB CDD2丫2丫1丫15Y2AC BDD1丫5丫8Y1A BY0Ce Dh適謂阡Aoononnnn10. 由四位并行進(jìn)位加法器74LS283如圖所示,當(dāng)A=0時(shí),X3X2XiXo=O111,丫3丫2丫1丫0=0100, Z3Z2ZiZo=, W=。電路功能為有符號數(shù)求和運(yùn)算(加減運(yùn)算):W Co A ;A = 0 時(shí):Z= X + Y = 101

7、1; W = Co= 0;W壬、 J J 51 -1CoS3S2Sj S74LS283A弓A.3AjA。B3&aB iB 0申=1 1=1 1 1=iiJJJ! 1旳旳 X. Xu J Ya Y, Yn A、選擇題:請將正確答案的序號填在橫線上。1下列一組數(shù)中,是等值的。 (A7)16 (10100110) 23( 166)10A. 和B.和C.和2. 在邏輯函數(shù)中的卡諾圖化簡中,若被合并的最小項(xiàng)數(shù)越多(畫的圈越大),貝U說明化簡后。A.乘積項(xiàng)個(gè)數(shù)越少B.實(shí)現(xiàn)該功能的門電路少C該乘積項(xiàng)含因子少3. 指出下列各式中哪個(gè)是四變量A、E、C、D的最小項(xiàng)()A>ABC;BA+E + C

8、+ D;C、ABCD;DA+E + D4. 廳+冉C的最小項(xiàng)之和的形式是 。A. Y =AB + AB + AB4ABB. Y = AEC-AEC+ACC. Y AfiC-bASC-r AR:5. 在下列各種電路中,屬于組合電路的有 。A.編碼器B.觸發(fā)器C.寄存器6. 74LS138是 3線-8線譯碼器,譯碼輸出為低電平有效,若輸入 A2A1A0=100寸,輸 出百汞疋首石首石百 =。A .00010000, B. 11101111C. 111101117. 8線一3線優(yōu)先編碼器74LS148的優(yōu)先權(quán)順序是I7 ,16,I1,I0,輸出Y2Y1 Y0 ,輸入低電平有效,輸出為三位二進(jìn)制反碼輸

9、出。當(dāng)I7I6,I1I0為11100111 時(shí),輸出 Y2Y1Y0 為。A. 011B.100C. 1108. 在以下各種電路中,屬于時(shí)序電路的有 。A.反相器B.編碼器C.寄存器D.數(shù)據(jù)選擇器9. RS觸發(fā)器當(dāng) R=S=0時(shí),Qn+1=。A. 0B.1C.QnD. Q10 .施密特觸發(fā)器常用于對脈沖波形的 。A.延時(shí)和定時(shí)B.計(jì)數(shù)與寄存C.整形與變換11. CPLD是基于,F(xiàn)GPA!基于A乘積項(xiàng),查找表B查找表,乘積項(xiàng)C乘積項(xiàng),乘積項(xiàng)D查找表,查找表12. 以下單元電路中,具有“記憶”功能的單元電路是 A、加法器;B、觸發(fā)器;C TTL門電路;D譯碼器;13. 對于CMO與門集成電路,多余的

10、輸入端應(yīng)該 A接高電平B接低電平C懸空D接時(shí)鐘信號如果TTL電路的輸入端開路,相當(dāng)于接入 A邏輯1B邏輯0C無法預(yù)測D有可能是邏輯1,也有可能是邏輯014.摩根定律(反演律)的正確表達(dá)式是: A A B A B;b、A B A B;C AB A B;d AB A B;.15. JK觸發(fā)器實(shí)現(xiàn)T觸發(fā)器的功能時(shí),J , K應(yīng)該怎樣連接 A. J=K=TB. J=K=D.C. J=0,K=1D. J=D, K=D16. 同步時(shí)序電路和異步時(shí)序電路比較,其差異在于后者。A.沒有觸發(fā)器B.沒有統(tǒng)一的時(shí)鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)17. 要使JK觸發(fā)器的輸出Q從1變成0,它的輸入信號

11、JK應(yīng)為()。A. 00B. 01C. 10D.無法確定18 .對于t觸發(fā)器,若原態(tài)cn=1,欲使新態(tài)cn+1=1,應(yīng)使輸入T=。A.0B.1C.QD. Q19. 下列觸發(fā)器中,沒有約束條件的是_。A.基本RS觸發(fā)器 B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器20. 邏輯函數(shù)的表示方法中具有唯一性的是A .真值表B.表達(dá)式C.邏輯圖D.卡諾圖21.8 3線優(yōu)先編碼邑(74LS148中,8條輸入線丨07同時(shí)有效時(shí),優(yōu)先級最高為 17線,則輸出丫2可丫。是()A. 000B. 01022.七段顯示譯碼器是指()的電路A.將二進(jìn)制代碼轉(zhuǎn)換成09個(gè)數(shù)字C.將09個(gè)數(shù)轉(zhuǎn)換成BCD碼23.邏輯數(shù)

12、F=AC+aB+BC,當(dāng)變量的取值為(C. 101D. 111B.將BCD碼轉(zhuǎn)換成七段顯示字形信號D. 將七段顯示字形信號轉(zhuǎn)換成BCD碼)時(shí),將出現(xiàn)冒險(xiǎn)現(xiàn)象。A. B=C=1 B. B=C=0 C. A=1,C=0 D. A=0, B=024.用n個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器,可得到最大計(jì)數(shù)模值是()A. nB.2n-1C . 2nD. 2n-1三、邏輯函數(shù)化簡與變換:1試求邏輯函數(shù)F的反函數(shù)的最簡與或式,并用與或非門實(shí)現(xiàn)電路m(2,4,6,8)解:ABCCDAb 000100X110X00<01110 ,ABCD 0011110(a)11 10(b)(A B)(A C) AB ACF D AB

13、AC左式=AA ACBA BC=ACAB(A A)BC= AB(1C)AC(1 B)=ABAC =右式原式成立2.證明下列各邏輯函數(shù)式:3將下列邏輯函數(shù)化簡成最簡與或及與非-與非表達(dá)式(答案略)兒僅廚CD)二久(458.213+£血四. 組合邏輯電路的分析與設(shè)計(jì)1、4選1數(shù)據(jù)選擇器74LS153的功能表達(dá)式為:YI 二(門皿厲凡+ D *血十 DaAiARSi試寫出下圖電路輸出z的邏輯函數(shù)式。/A/B+/AC+A/CAoY_Aj。Din Du Dis Di;2、設(shè)計(jì)一位8421BCD碼的判奇電路,當(dāng)輸入碼中,1的個(gè)數(shù)為奇數(shù)時(shí),輸出為1, 否則為0。(1)畫出卡諾圖,并寫出最簡“與一或

14、表達(dá)式”;(2)用一片8選1數(shù)據(jù)選擇器74LS151 (功能符號見圖)加若干門電路實(shí)現(xiàn),畫出 電路圖。¥AC¥ZAl 心74LS151S0Da DiD: 6D+ D- D. D-1 11 IIlli解:(1 )卡諾圖:® CDABX 00 01111001011101QXXX10XX最簡“與或式”: Y ABCD aBCD BCD BCB BCD ;(2 )電路圖:E C "I扎oyAl74LS151SA2Da Pi D? Di Dt D, D> D11i 7.J3、某組合邏輯電路的芯片引腳圖如題圖所示IImowniEiiia7400I740G,、

15、 ,屈再LdLJLJLJLJLJLJ* UULJ-'L-lUlBlBfiWBlDl5rrir6MDABC1 分析題圖所示電路,寫出輸出函數(shù) Fi、F2的邏輯表達(dá)式,并說明該電路功能 2假定用四路數(shù)據(jù)選擇器實(shí)現(xiàn)題圖所示電路的邏輯功能,請確定下圖所示邏輯電路中各數(shù)據(jù)輸入端的值,畫出完善的邏輯電路圖。yAl MJXt0Do Dl D2 IdYAlMU 戈AODo Dl D2 Da解:1 寫出電路輸出函數(shù)Fi、F2的邏輯表達(dá)式,并說明該電路功能。Fi A B C ABC ABC ABC ABCF2 AC AB BC AC AB BC該電路實(shí)現(xiàn)全減器的功能功能。2 假定用四路數(shù)據(jù)選擇器實(shí)現(xiàn)該電路

16、的邏輯功能,請確定給定邏輯電路中各數(shù)據(jù) 輸入端的值,完善邏輯電路。VFi:DoC,DiC,D2C, D3CF2:Do0, DiA, D2A, D31Do Dl D2 D3Al MUXAnDO Dl Da Di4 .3線-8線譯碼器74LS138 邏輯功能表達(dá)式為 Ko = AlAlAi ,丙二麗懇,拆二無嬴,苗二而忑,正常工作時(shí),Si =1,S2=S3=0 。 1、試寫出Z1和Z2的邏輯函數(shù)式。5、用3線-8線譯碼器74LS138芯片設(shè)計(jì)一位全加器,可附加門電路,要求寫出真 值表、邏輯表達(dá)式,畫出邏輯電路圖。解:真值表(略)邏輯表達(dá)式如下:S ABCi ABC" ABC"

17、ABCYl 丫2 丫4 丫7Yl ?Y2 ?Y4 ?Y7Co ABC ABCi ABCi ABCA BiUC 丫3丫5 丫6丫7丫3 ?丫5 ?丫6 ?丫7¥1屁鬲頑狂兔喬6*SA>Al7451-%6試用最少的與非門設(shè)計(jì)實(shí)現(xiàn)一個(gè)一位十進(jìn)制數(shù)(用 8421BCD碼表示)的四 舍五入電路,當(dāng)數(shù)碼大于等于5時(shí)輸出為1,否則輸出為0。要求列出真值表、卡諾 圖,寫出最簡表達(dá)式,并畫出邏輯電路圖:(1)直接用門電路實(shí)現(xiàn);(2)用兩片3-8 線譯碼器74138實(shí)現(xiàn);(3)用4-1MUX及必要的門電路實(shí)現(xiàn)。解:邏輯表達(dá)式為:F m(5'6'7,8'9) A A2A0 A

18、2A1F(1);(2)(3)答案略,自己做!7、由四位并行進(jìn)位加法器74LS283構(gòu)成下圖所示電路:(1)當(dāng)A=0 時(shí),X3X2X1X0=0011,丫3丫2丫1丫0=0100求 Z3Z2Z1Z0二?,W=?(2)當(dāng) A=1 時(shí),X3X2X 1X0=1001,丫3丫2丫1丫0=0101 求 Z3Z2Z1Z0二?,W=?(3)寫出 X(X3X2X1X0)、丫(丫3丫2丫1丫0)、A 與 Z(Z3Z2Z1Z0)、W 之間的算法公式, 并指出其功能兀 禺 Xo V3 Ya Y Yq A解:(1) A = 0 時(shí): Z = X + Y = 0111; W = Co = 0;(2) A = 1 時(shí):Z X

19、 Y 1 = 0100; W Co 0;(3) 電路功能為有符號數(shù)求和運(yùn)算(加減運(yùn)算):W Co A ; Z X Y A A8、用74283及門電路構(gòu)成一位8421 BCD碼加法器B加 B數(shù)進(jìn)位輸入四位加法器B3B2BiBoC4S3S2ISS06同時(shí)輸出進(jìn)位C4n解:大于 9或有進(jìn)位輸出,就加S0C0四位加法器&被加數(shù)AC進(jìn)位輸出S3S2五. 畫觸發(fā)器電路時(shí)序圖1、試畫出如圖所示電路在輸入波形 CP、R D及D作用下Q1及Q2的輸出波形.設(shè)電路初態(tài)Q1Q2=11,且不計(jì)傳輸時(shí)延.2、在數(shù)字系統(tǒng)設(shè)計(jì)時(shí),常用如下左圖所示電路來檢測輸入信號的上升沿,已知輸入 信號Din如下右圖所示,設(shè)觸發(fā)器

20、初態(tài)為0,請畫出檢測輸出信號DECT波形。DinQJ-ID"1DECTCPCP1IIIIII|i«DinDECT 3、試對圖5所示電路在輸入波形作用下,畫出相應(yīng)的輸出波形(假設(shè)初態(tài)Q1Q2=00).CPDiCP di QiQ2Y»tDiQiQ2Y六. 時(shí)序邏輯電路分析與設(shè)計(jì)1、試分析如圖所示的時(shí)序邏輯電路,要求:(1)列出驅(qū)動方程、狀態(tài)方程(2)Q2、Qi、Q0狀態(tài)表,畫出狀態(tài)圖(3)畫出在CP脈沖作用下三個(gè)觸發(fā)器的狀態(tài)信號和 丫的波形圖,設(shè)三個(gè)觸發(fā)器的初 態(tài)均為0。74LS151A2AlAODI DO解:(1)驅(qū)動方程:Jo = Ko =Q01 Q(2) 狀態(tài)表

21、QIQ2QOO 1廠Cl"1 A:Ji = Ki = Q0Ft0 VJ2 = K2= QinQoQ21 1 Q1nQS Q2 Q1nQ0Q2Q2n Q1n Q0nQ2 n+1Q1 n+1 Q0n+1000001001010010011011100100101101110110111111000Q0nQ1n Q0Q1n觸發(fā)器構(gòu)成模8計(jì)數(shù)器,數(shù)據(jù)選擇器 74151產(chǎn)生所需序列100011112、如圖6所示電路中X為控制端;試分析當(dāng)X=0和X=1時(shí)電路的邏輯功能;寫出驅(qū)動方程、狀態(tài)方程和狀態(tài)圖,并畫出當(dāng) X=1時(shí)的時(shí)序圖;(設(shè)初始狀態(tài)Q1Q0=11)。0/0解:輸出方程和激勵方程:CPJo

22、 Ko 1Ji Ki X Qo z xQlQO狀態(tài)方程QnJ1QI K1Q1(X Q°)Q1 X Q0Q1 X Q0 Q1Q0J0Q0 K0Q0狀態(tài)圖Q0當(dāng)外部輸入x=0時(shí),狀態(tài)轉(zhuǎn)移按00宀01宀10 11宀00宀規(guī)律變化,實(shí)現(xiàn)模4加法計(jì)數(shù)器的功能; 當(dāng)x=1時(shí),狀態(tài)轉(zhuǎn)移按00宀11宀10宀01 00t規(guī)律變化,實(shí)現(xiàn)模4減法計(jì)數(shù)器的功能。所以, 該電路是一個(gè)同步模 4可逆計(jì)數(shù)器。X為加/減控制信號,Z為借位輸出3、分析如題圖所示時(shí)序邏輯電路的邏輯功能,寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程,畫出電路的狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。并說明電路能否自啟動(設(shè)初始狀態(tài)均為零)。QsQ2Q解:略,自行

23、分析!4、電路如題圖所示,其中 RA=RB=10k Q,C=0.1y f,試問:1) .在Uk為高電平期間,由555定時(shí)器構(gòu)成的是什么電路,其輸出 U0的頻率f0=?2) .分析由JK觸發(fā)器FF1、FF2、FF3構(gòu)成的計(jì)數(shù)器電路,要求:寫出驅(qū)動方程和狀 態(tài)方程,列出狀態(tài)轉(zhuǎn)換表,畫出完整的狀態(tài)轉(zhuǎn)換圖;3) .設(shè)Q3、Q2、Q1的初態(tài)為000,Uk所加正脈沖的寬度為Tw=6/f0,脈沖過后Q3、Q2、Q1將保持在哪個(gè)狀態(tài)?解:i).多諧振蕩器fO=476Hz ;C2).寫出驅(qū)動方程、狀態(tài)方程,列出狀態(tài)轉(zhuǎn)換 000->100->110->111 ->011->001 -

24、> 回到 100;J1Q2nK1Q2n;n 1n nQ1Q2 Q1Q211Q1Q31Q21 Q3n3) . Q3Q2Q1=100;4、畫出題圖(a)、K2 Q31J3Q2;K3Q1nQ2Q1nQn(b)的狀態(tài)轉(zhuǎn)換圖,分別說明它們是幾進(jìn)制計(jì)數(shù)器。解:11進(jìn)制,12進(jìn)制,67進(jìn)制5、同步4位二進(jìn)制集成計(jì)數(shù)器CT74161的常用符號和功能表如圖示1) .說明圖示電路為幾進(jìn)制計(jì)數(shù)器,并畫出其主循環(huán)狀態(tài)圖;2) .用反饋清零法將其構(gòu)成一個(gè)同步38進(jìn)制計(jì)數(shù)器。111r i1_EI& 各 3cex01EPCT741rflID3S S Si3L丄CP解:1) 7進(jìn)制2)先同步級聯(lián)再反饋清零,清零

25、邏輯:CR=Q5Q2Q1(38=00100110)圖略CRLDCLKETEPQ3 Q2 Q1 Q00XTXX0 0 0 010TXXD3 D2 D1 D011T11計(jì)數(shù)11X0X保持11XX0保持6、給出同步十進(jìn)制集成計(jì)數(shù)器CT74160的功能表。74LS138為3線一8線譯碼器;(1) 說明題圖所示電路中 CT74160構(gòu)成的是幾進(jìn)制計(jì)數(shù)器?并畫出其有效循 環(huán)狀態(tài)圖;(2) 畫出在圖8給定的CP脈沖作用下輸出丫的波形圖(3) 用整體清零法將兩片CT74160構(gòu)成一個(gè)同步36進(jìn)制BCD碼計(jì)數(shù)器。114 'CT741I50UDs a a*-A2Y0A1yTA0Y2Y37LS133Y5S1£2y7S3YCF解: (1) 5 進(jìn)制,0000 00010010 001101000000(2)(3)先同步級聯(lián)再反饋清零,清零邏輯:CR=Q5Q4Q2Q1(0011 , 0110)rmwS

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論